1.一种集成电路封装基底，包括：
内部接地平面层；
所述内部接地层上的电介质层；
所述电介质层上的微带信号层，其中，所述微带信号层是顶部传输线层；
所述微带信号层上的阻焊剂层；以及
所述阻焊剂层上的表面导电层，其中，所述表面导电层电连接到所述内部接地层。
2.根据权利要求1所述的集成电路封装基底，其中，所述表面导电层的材料包括铜、镍、钯、铝、银和金中的一种或多种。
3.根据权利要求1-2中任一项所述的集成电路封装基底，其中，所述表面导电层呈现无电镀敷的属性特性。
4.根据权利要求1-3中任一项所述的集成电路封装基底，其中，所述表面导电层覆盖所述封装基底的整个暴露表面。
5.根据权利要求1-3中任一项所述的集成电路封装基底，其中，所述表面导电层覆盖所述封装基底的暴露表面的一部分。
6.根据权利要求5所述的集成电路封装基底，其中，所述微带信号层的线几何结构发生改变以使被所述表面导电层覆盖的区域的阻抗值与未被所述表面导电层覆盖的区域的阻抗值匹配。
7.根据权利要求6所述的集成电路封装基底，其中，所述微带信号层的线几何结构在被所述表面导电层覆盖的区域中比在未被所述表面导电层覆盖的区域中更窄。
8.根据权利要求1-7中任一项所述的集成电路封装基底，其中，一个或多个过孔形成所述表面导电层和所述内部接地层之间的电连接。
9.根据权利要求1-8中任一项所述的集成电路封装基底，其中，所述阻焊剂层的厚度大于所述电介质层的厚度。
10.一种用于制造集成电路封装基底的方法，所述方法包括：
在基底上形成内部接地层；
在所述内部接地层上形成电介质层；
在所述电介质层上形成微带信号层；
在所述微带信号层上形成阻焊剂层；
在所述阻焊剂层上形成表面导电层；以及
形成所述表面导电层和所述内部接地层之间的电连接。
11.根据权利要求10所述的方法，其中，所述表面导电层的材料包括铜、镍、钯、铝、银和金中的一种或多种。
12.根据权利要求10-11中任一项所述的方法，其中，通过无电镀敷沉积所述表面导电层。
13.根据权利要求10-12中任一项所述的方法，其中，所述表面导电层覆盖所述封装基底的整个暴露表面。
14.根据权利要求10-12中任一项所述的方法，其中，所述表面导电层覆盖所述封装基底的暴露表面的一部分。
15.根据权利要求14所述的方法，其中，所述微带信号层的线几何结构发生改变以使被所述表面导电层覆盖的区域的阻抗值与未被所述表面导电层覆盖的区域的阻抗值匹配。
16.根据权利要求10-15中任一项所述的方法，其中，一个或多个过孔形成所述表面导电层和所述内部接地层之间的所述电连接。
17.根据权利要求10-16中任一项所述的方法，其中，所述阻焊剂层的厚度大于所述电介质层的厚度。
18.一种集成电路封装，包括：
管芯；
第一级互连；
第二级互连；
封装基底，所述封装基底包括：
内部接地平面层，
所述内部接地层上的电介质层，
所述电介质层上的微带信号层，其中，所述微带信号层是顶部传输线层，
所述微带信号层上的阻焊剂层，以及
所述阻焊剂层上的表面导电层，其中所述表面导电层电连接到所述内部接地层。
19.根据权利要求18所述的集成电路封装，其中，所述表面导电层的材料包括铜、镍、钯、铝、银和金中的一种或多种。
20.根据权利要求18-19中任一项所述的集成电路封装，其中，所述表面导电层呈现无电镀敷的属性特性。
21.根据权利要求18-20中任一项所述的集成电路封装，其中，所述表面导电层覆盖所述封装基底的整个暴露表面。
22.根据权利要求18-21中任一项所述的集成电路封装，其中，所述表面导电层覆盖所述封装基底的暴露表面的一部分。
23.根据权利要求22所述的集成电路封装，其中，所述微带信号层的线几何结构发生改变以使被所述表面导电层覆盖的区域的阻抗值与未被所述表面导电层覆盖的区域的阻抗值匹配。
24.根据权利要求18-23中任一项所述的集成电路封装，其中，一个或多个过孔形成所述表面导电层和所述内部接地层之间的电连接。
25.根据权利要求18-24中任一项所述的集成电路封装，其中，所述阻焊剂层的厚度大于所述电介质层的厚度。