本发明涉及电力电子技术领域，特别是涉及一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备。
背景技术：
在电力电子领域，绝缘栅双极型晶体管(insulatedgatebipolartransistor，igbt)是最具代表性的功率器件。绝缘栅双极型晶体管是由双极结型晶体管(bipolarjunctiontransistor，bjt)和金属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，mos)组成的复合全控型电压驱动式半导体功率器件，非常适合应用于直流电压为600v及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。
现有一种沟槽栅结构的绝缘栅双极型晶体管器件，其结构主要包括平行设置的多个沟槽栅，发射极接触孔位于相邻的沟槽栅之间。沟槽栅结构的igbt器件具有导通压降小，器件元胞尺寸小，集成度高等优点。
然而，由于沟槽栅结构的集成度高，并且绝缘栅双极型晶体管器件本身体积较小，多个沟槽栅相互之间的间隔排布较为密集，从而增大了制作工艺的难度。
技术实现要素：
本发明实施例提供一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备，以增大栅极沟道的面积，降低栅极沟道的电阻，从而降低绝缘栅双极型晶体管器件的制作难度，改善绝缘栅双极型晶体管器件的闩锁效应。
本发明实施例提供了一种绝缘栅双极型晶体管器件，包括发射极结构和栅极结构，其中：
所述发射极结构位于所述栅极结构外的区域；
所述栅极结构包括平行设置的多组栅极；
每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧。
在上述实施例中，可选的，在每组栅极内，所述多个沟槽栅单元等间距排布。
在上述实施例中，可选的，所述栅极结构的沟槽栅单元呈阵列排布。
在上述任一实施例中，可选的，所述连接部为多晶硅连接部。
在上述任一实施例中，可选的，所述绝缘栅双极型晶体管器件具体包括：n型半导体衬底，以及设置于所述n型半导体衬底的一侧且沿远离所述n型半导体衬底的方向依次设置的p型阱、n型发射极、所述连接部和金属层，其中：所述金属层与所述n型发射极位置相对的部分形成所述发射极结构；所述多个沟槽栅单元设置于所述n型发射极靠近所述金属层的一侧表面并沿朝向所述n型半导体衬底的方向贯穿至所述n型半导体衬底。
在上述实施例中，可选的，所述绝缘栅双极型晶体管器件还包括位于所述n型发射极与所述连接部之间的第一介质层，以及位于所述连接部与所述金属层之间的第二介质层。
在上述实施例中，可选的，所述绝缘栅双极型晶体管器件还包括位于所述多个沟槽栅单元与所述发射极结构之间的第三介质层。
本发明实施例提供的绝缘栅双极型晶体管器件，沟槽栅单元相互独立并且通过连接部电连接，栅极结构以外的区域设置发射极结构，相比现有技术，采用该结构设计的绝缘栅双极型晶体管器件，增大了栅极沟道的面积，降低了栅极沟道的电阻，从而减小了沟槽栅单元的沟道压降，进而可以抑制闩锁效应。
本发明实施例还提供了一种电力电子设备，包括如上述任一实施例所述的绝缘栅双极型晶体管器件。
本发明实施例提供的电力电子设备，绝缘栅双极型晶体管器件中沟槽栅单元的沟道压降较小，可以抑制闩锁效应，从而提高了电力电子设备的品质。
本发明实施例还提供了一种绝缘栅双极型晶体管器件的制作方法，包括：
形成栅极结构，其中：所述栅极结构包括平行设置的多组栅极，每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接所述多个沟槽栅单元的连接部，所述沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，所述连接部设置于所述多个沟槽栅单元靠近所述发射极结构的一侧；
形成发射极结构，其中：所述发射极结构位于所述栅极结构外的区域。
在上述实施例中，可选的，所述形成栅极结构包括：
形成沟槽栅单元；
形成第一介质层；
形成连接部。
本发明实施例提供的制作方法，绝缘栅双极型晶体管器件中栅极结构的沟槽栅单元相互独立并且通过连接部电连接，栅极结构以外的区域设置发射极结构，相比现有技术，采用该结构设计的绝缘栅双极型晶体管器件，增大了栅极沟道的面积，降低了栅极沟道的电阻，从而减小了沟槽栅单元的沟道压降，进而可以抑制闩锁效应。
附图说明
图1为相关技术中igbt器件的示意图；
图2为图1中a-a向截面示意图；
图3为本发明实施例igbt器件的示意图；
图4为图3中b-b向截面示意图；
图5为图3中c-c向截面示意图；
图6为本发明实施例igbt器件的等效电路示意图；
图7为本发明实施例igbt器件的制作方法的流程示意图。
附图标记：
相关技术部分：
01-沟槽栅；
02-n型半导体衬底；
03-p型阱；
04-n型源区；
05-介质层；
06-金属层；
本发明部分：
1-发射极结构；
2-栅极；
3-n型半导体衬底；
4-p型阱；
5-n型发射极；
6-第一介质层；
7-第二介质层；
8-第三介质层；
9-金属层；
21-沟槽栅单元；
22-连接部。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下举实施例对本发明作进一步详细说明。
本文中提及“第一”、“第二”或者“第三”等序数词时，除非根据上下文其确实表达顺序之意，否则应当理解为仅仅是起区分之用。
如图1和图2所示，在相关技术中，沟槽栅结构的绝缘栅双极型晶体管器件包括n型半导体衬底02，以及设置于n型半导体衬底02的一侧且沿远离n型半导体衬底02的方向依次设置的p型阱03、n型源区04、介质层05和金属层06，其中：n型半导体衬底02、p型阱03和n型源区04的整体结构具有平行设置的多个沟槽，沟槽具有位于n型源区04远离n型半导体衬底02一侧表面的开口，沟槽栅01位于沟槽内。
此外，本文中所提及的闩锁效应是限制功率半导体器件中的栅控晶体管的工作电流的主要因素。在功率半导体器件中，形成于n型源区下的p型阱通道流动的空穴流增加，会导致p型阱和n型源区之间存在电压差。当该电压差高于一定值(通常约为0.7v)，寄生的npn晶体管的发射极与基极正偏，栅控晶体管中的寄生晶体管开始工作，半导体器件发生闩锁。闩锁效应不仅使半导体器件的栅极失去控制功能，严重时，半导体器件的电流会不断增大，从而导致半导体器件的温度逐渐升高直至烧毁。
发明人发现，在相关技术的沟槽栅结构绝缘栅双极型晶体管器件中，多个沟槽栅01平行设置，相邻两个沟槽栅01之间的排布较为紧密，这样使得制作绝缘栅双极型晶体管时容易产生误差，增大了制作沟槽栅01的难度；此外，栅极的沟槽较窄容易导致闩锁效应，从而降低了绝缘栅双极型晶体管器件的品质。
为了增大栅极沟道的面积，降低栅极沟道的电阻，从而降低绝缘栅双极型晶体管器件的制作难度，改善绝缘栅双极型晶体管器件的闩锁效应，本发明实施例提供了一种绝缘栅双极型晶体管器件及其制作方法、电力电子设备。
如图3、图4和图5所示，本发明实施例提供了一种绝缘栅双极型晶体管器件，包括发射结构1和栅极结构，其中：发射极结构1位于栅极结构外的区域；栅极结构包括平行设置的多组栅极2；每组栅极2包括沿第一方向(如图3中箭头所示)间隔设置的多个沟槽栅单元21、以及用于连接前述多个沟槽栅单元21的连接部22，沟槽栅单元21的垂直于第一方向的长度(如图3中m所示)大于相邻两个沟槽栅单元21之间的间距(如图3中n所示)，连接部22设置于前述多个沟槽栅单元21靠近发射极结构1的一侧。
本发明实施例提供的绝缘栅双极型晶体管器件，多个栅极2平行设置(如图3所示)，相邻两个栅极2之间的区域设置有发射极结构1；每个栅极2包括多个相互独立的沟槽栅单元21，相邻两个沟槽栅单元1之间的区域同样设置有发射极结构1。如图3所示，当m>n时，2m+2f>2f+2n＝2e，因此，当栅极2沟槽的深度相同时，相比于相关技术的沟槽栅结构，采用本发明实施例栅极2的结构，可以增大栅极2沟道的面积，从而降低了栅极2沟道的电阻，进而减小了沟槽栅单元21的沟道压降，实现抑制闩锁效应。
在上述实施例中，可选的，在每组栅极2内，前述多个沟槽栅单元21等间距排布。优选的，如图3所示，多个栅极2的沟槽栅单元21呈阵列排布，这样可以简化绝缘栅双极型晶体管器件的制作工艺。
在上述任一实施例中，可选的，连接部22为多晶硅连接部。连接部22采用与沟槽栅单元21相同的材质制作，从而可以提高沟槽栅单元21之间的导通率。
如图5所示，在上述任一实施例中，可选的，绝缘栅双极型晶体管器件具体包括：n型半导体衬底3，以及设置于n型半导体衬底3的一侧且沿远离n型半导体衬底3的方向依次设置的p型阱4、n型发射极5、连接部22和金属层9，其中：金属层9与n型发射极5位置相对的部分形成发射极结构1；前述多个沟槽栅单元21设置于n型发射极5靠近金属层9的一侧表面并沿朝向n型半导体衬底3的方向贯穿至n型半导体衬底3。
在上述实施例中，可选的，绝缘栅双极型晶体管器件还包括位于n型发射极5与连接部22之间的第一介质层6，以及位于连接部22与金属层9之间的第二介质层7。通过第一介质层6和第二介质层7将连接部22分别与发射极结构1和n型发射极5绝缘隔离，从而可以减小连接部22对发射极结构1和n型发射极5的影响。
在上述实施例中，可选的，绝缘栅双极型晶体管器件还包括位于前述多个沟槽栅单元21与发射极结构1之间的第三介质层8，，三介质层8用于绝缘隔离栅极结构与发射极结构1。
在本发明实施例中，由于栅极2的沟道面积增大，使得在如图6所示的igbt器件的等效电路中，相同的电流流过mosfet时，与mosfet并联的npn晶体管压降减小，使得流过npn晶体管的电流减小，从而实现抑制功率晶体管的闩锁效应，同时由于本发明实施例中绝缘栅双极型晶体管器件的发射极相互连通，使得器件中寄生电阻减小，进一步抑制了闩锁效应。
本发明实施例还提供了一种电力电子设备，包括如上述任一实施例所述的绝缘栅双极型晶体管器件。
本发明实施例提供的电力电子设备，绝缘栅双极型晶体管器件中沟槽栅单元的沟道压降较小，可以抑制闩锁效应，从而提高了电力电子设备的品质。
如图7所示，本发明实施例还提供了一种绝缘栅双极型晶体管器件的制作方法，包括：
步骤101、形成栅极结构，其中：栅极结构包括平行设置的多组栅极，每组栅极包括沿第一方向间隔设置的多个沟槽栅单元、以及用于连接前述多个沟槽栅单元的连接部，沟槽栅单元的垂直于第一方向的长度大于相邻两个沟槽栅单元之间的间距，连接部设置于前述多个沟槽栅单元靠近发射极结构的一侧；
步骤102、形成发射极结构，发射极结构位于栅极结构外的区域。
本发明实施例提供的制作方法，绝缘栅双极型晶体管器件中栅极结构的沟槽栅单元相互独立并且通过连接部电连接，栅极结构以外的区域设置发射极结构，相比现有技术，采用该结构设计的绝缘栅双极型晶体管器件，增大了栅极沟道的面积，降低了栅极沟道的电阻，从而减小了沟槽栅单元的沟道压降，进而可以抑制闩锁效应。
在上述实施例中，可选的，步骤101包括：
步骤201、形成沟槽栅单元；
步骤202、形成第一介质层；
步骤203、形成连接部。
在该实施例中，绝缘栅双极型晶体管器件包括n型半导体衬底，以及设置于n型半导体衬底的一侧且沿远离n型半导体衬底的方向依次设置的p型阱、n型发射极、连接部和金属层，其中：金属层与n型发射极位置相对的部分形成发射极结构；前述多个沟槽栅单元设置于n型发射极靠近金属层的一侧表面并沿朝向n型半导体衬底的方向贯穿至n型半导体衬底；第一介质层位于n型发射极与连接部之间。
较佳的，绝缘栅双极型晶体管器件还包括位于接部与金属层之间的第二介质层。
在上述实施例中，制作方法具体包括：
步骤301、形成沟槽栅单元；
步骤302、形成n型发射极；
步骤303、形成第一介质层；
步骤304、形成连接部；
步骤305、形成第二介质层；
步骤306、形成金属层。
通过第一介质层和第二介质层将连接部分别与发射极结构与n型发射极绝缘隔离，从而可以减小连接部对发射极和n型发射极的影响。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。