本发明涉及一种深沟槽功率器件，具体是一种高雪崩耐量的深沟槽功率器件，属于半导体器件的制造技术领域。
背景技术：
在功率半导体器件领域，深沟槽mosfet能够明显提高沟道密度，降低特征导通电阻，因此，深沟槽mosfet已经被广泛采用。
如图1所示，为传统深沟槽功率器件的剖面结构示意图，为了进一步地降低深沟槽mosfet的导通电阻，往往搭配电阻率更低的外延层，但是这样会降低器件的击穿电压，为了使得击穿电压不降低，必须采用更厚的场氧层3，但是在uis测试过程中，太厚的场氧层3会导致电流向沟槽13之间的平台中心的单一通孔7汇聚，导致器件局部电流集中，从而使得器件局部耐压降低，导致形成击穿薄弱点。
技术实现要素：
本发明的目的是克服现有技术中存在的不足，提供一种高雪崩耐量的深沟槽功率器件，将传统结构的单一通孔改进为双通孔，使得沟槽之间的平台中心区不存在通孔，能够有效抑制电流向平台中心汇聚，从而抑制了击穿薄弱点的产生。
为实现以上技术目的，本发明的技术方案是：一种高雪崩耐量的深沟槽功率器件，包括用于引出漏区的第一导电类型硅衬底及位于所述第一导电型类型硅衬底上的第一导电类型硅外延层，在所述第一导电类型硅外延层内设有沟槽，在所述沟槽内设有场氧层、被所述场氧层包裹的屏蔽栅、位于屏蔽栅顶端两侧的由多晶硅形成的栅极及包裹在所述栅极周围的栅氧层，所述栅极位于场氧层的顶部，相邻的沟槽间的第一导电类型硅外延层表面设有第二导电类型体区及位于所述第二导电类型体区表面的第一导电类型源区，在沟槽与第一导电类型源区上设有绝缘介质层，在所述绝缘介质层上设有源极金属，其特征在于，在相邻沟槽间的平台区，所述源极金属通过两个通孔与第二导电类型体区接触，且每个通孔下方均设有第二导电类型源区。
进一步地，所述通孔依次穿过绝缘介质层、第一导电类型源区插入第二导电类型体区内。
进一步地，所述沟槽侧壁与距离最近的通孔的间距均相同。
进一步地，所述屏蔽栅接源极电位或所述源极金属通过通孔与屏蔽栅电连接。
进一步地，所述第二导电类型源区位于第二导电类型体区内。
进一步地，对于n型深沟槽功率器，所述第一导电类型为n型，所述第二导电类型为p型，对于p型深沟槽功率器，第一导电类型为p型，第二导电类型为n型。
进一步地，所述深沟槽功率器包括igbt器件和mosfet器件。
本发明具有以下优点：
1）与传统深沟槽功率器相比，本发明结构将传统结构的单一通孔（设置在平台中心区）改进为双通孔，使得平台中心区不存在通孔，因而使得电流分为两股，分别流向两侧的通孔，这种电流路径可以明显降低峰值电流密度，从而抑制了雪崩击穿薄弱点的产生，从而提升器件的雪崩耐量；
2）本发明高雪崩耐量的深沟槽功率器件，能够有效抑制电流向平台中心汇聚，使得深沟槽器件可以采用电阻率更低的外延层与更厚的场氧层，在保证雪崩耐量的前提下，让器件获得更低的导通电阻；
3）本发明深沟槽功率器的制造工艺与现有工艺兼容。
附图说明
附图1为传统结构的剖视结构示意图。
附图2为本发明器件的剖视结构示意图。
附图3为附图1与附图2中c-c’截面的电流密度分布图。
附图标记说明：1—第一导电型类型硅衬底；2—第一导电类型硅外延层；3—场氧层；4—屏蔽栅；5—栅极；6—栅氧层；7—通孔；8—第二导电类型体区；9—第一导电类型源区；10—第二导电类型源区；11—绝缘介质层；12—源极金属；13—沟槽。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明不限于以下的实施方式，在以下的说明中所参照的各图是为了能够对本发明的内容进行理解而设置的，即本发明不限于各图所举例的器件结构，既适用于igbt器件，又适用于mosfet器件。
如图2所示，实施例1以mosfet器件，且第一导电类型为n型，第二导电类型为p型为例，一种高雪崩耐量的深沟槽13功率器件，包括用于引出漏区的n型硅衬底1及位于所述n型硅衬底1上的n型硅外延层2，在所述n型硅外延层2内设有沟槽13，在所述沟槽13内设有场氧层3、被所述场氧层3包裹的屏蔽栅4、位于屏蔽栅4顶端两侧的由多晶硅形成的栅极5及包裹在所述栅极5周围的栅氧层6，所述栅极5位于场氧层3的顶部，相邻的沟槽13间的n型硅外延层2表面设有p型体区8及位于所述p型体区8表面的n型源区9，所述n型源区9与所述沟槽13邻接，在沟槽13与n型源区9上设有绝缘介质层11，在所述绝缘介质层11上设有源极金属12，所述屏蔽栅4接源极电位或所述源极金属12通过通孔与屏蔽栅4电连接，其特征在于，在相邻沟槽13间的平台区，所述源极金属12通过两个通孔7与p型体区8接触，所述通孔7依次穿过绝缘介质层11、n型源区9插入p型体区8内，且每个通孔7下方均设有p型源区10，所述p型源区10位于p型体区8内，所述沟槽13侧壁与距离最近的通孔7的间距均相同。
本发明的工作原理：当本发明器件进行uis测试时，栅极5加压开启，漏极电流线性增加，当电流达到目标值时，栅极5关断，于是漏极电流强行通过器件，由于器件内部结构的不均匀等因素，电流有可能向一处集中，当集中的电流向源极流动时，由于沟槽13间的平台中心区设置为双通孔7，而不是单一通孔7，因而集中电流被迫分散成两股电流，从而降低了电流的峰值密度，使得器件的局部耐压不会明显降低，抑制了击穿薄弱点的产生，提高了器件的雪崩耐量。
如图3所示，在芯片面积为1mm2条件下，器件在125a、250a、375a与500a雪崩电流条件下，沿着附图1与附图2中的虚线c-c’截得的电流密度分布图，其中虚线a-a’为平台区的中心线，b-b’为紧贴着沟槽侧壁，从图3中可以发现，随着雪崩电流增加，电流密度增大，当雪崩电流为375a与500a时，传统单一通孔7结构的峰值雪崩电流密度在平台中心区的单一通孔处，即c’处，且平台区仅有一个峰值，而本发明双通孔7结构的峰值雪崩电流密度在平台区的双通孔处，即c-c’的中心区，且在一个平台区内有两个峰值，同时本发明双通孔7结构的峰值明显低于传统单一通孔7结构的峰值，因此本发明结构可以明显抑制电流集中，抑制击穿薄弱点的产生，从而提升器件的雪崩耐量。
以上对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际结构并不局限于此。总而言之如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。