一种低压差线性稳压器的过流保护电路的制作方法
【专利摘要】本发明公开了一种低压差线性稳压器的过流保护电路，与低压差线性稳压器相连接并对其进行过流保护，所述的低压差线性稳压器包括电压输入端、功率管、驱动电压端、电压输出端，所述低压差线性稳压器的过流保护电路包括采样管,电流比较电路，过流保护执行电路，过流保护执行电路的输出端与驱动电压端相连接。本发明一种低压差线性稳压器的过流保护电路的电路结构简单，无需使用比较器即可实现过流判断，且采样电流与输出电流均流向芯片外，不流至芯片地，因此在各种输出电流下均可实现比较小的芯片地端静态电流，有效地降低了芯片的静态功耗。本发明作为一种低压差线性稳压器的过流保护电路，可广泛应用于低压差线性稳压器领域。
【专利说明】
一种低压差线性稳压器的过流保护电路
技术领域
[0001]本发明涉及低压差线性稳压器领域，尤其是一种低压差线性稳压器的过流保护电路。
【背景技术】
[0002]随着集成电路的飞速发展，电源及电源管理芯片的市场越来越广阔。低压差线性稳压器作为电源管理的一种结构，占据市场重要的一席。作为低压差线性稳压器中核心器件的功率管，具有较弱的承受短时过载的能力。当工作中因过流而使功率管内能量聚集时，极易引起雪崩击穿并损坏器件。因此在实际应用中需要设计过流保护电路，确保功率器件可靠、稳定地工作。由于低压差线性稳压器一般用于便携式电子产品的供电系统中，所以要求低压差线性稳压器的功耗必须足够小才能延长供电时间。作为嵌入功能电路中的过流保护电路，除了提供可靠的电路保护功能，其附加的功耗也必须尽量小。
[0003]在以PMOS为功率管的低压差线性稳压器中，常见的过流保护电路是利用一个采样管以一定比例采样功率管上的电流，将该采样电流与电阻相乘得到一个与输出电流成正比的电压，然后将该电压与基准电压做比较，通过逻辑电路控制功率管的栅极，减小功率管的栅极-源极电压Vgs，从而将功率管的输出电流限制在某个值。
[0004]参考图1，图1为一种典型的低压差线性稳压器过流保护电路。稳压器的PMOS功率管Ml的源极接输入电压VIN，漏极接输出电压V0UT，栅极和PMOS采样管M2的栅极接共同的驱动电压Vdrive，PM0S管M3和M4接成电流镜结构，保证PMOS功率管Ml和PMOS采样管M2的漏极-源极电压Vds相等，从而保证采样电流的高精度。电流源Il为PMOS管M3提供偏置电流，电阻Rl与采样电流的乘积通过比较器与基准电压VREF做比较，再经过逻辑电路控制Vdrive。当输出电流大于一定值时，将Vdr i ve拉高，从而实现过流保护功能。该方法中采样电流与输出电流成正比，且全部经过采样电阻Rl流到芯片地，因此随着输出电流增大，芯片地端的静态电流也增大，增加了芯片的静态功耗。
【发明内容】
[0005]为了解决上述技术问题，本发明的目的是提供一种利用电流比较实现过流保护的低压差线性稳压器的过流保护电路，所述过流保护电路可以降低芯片的静态功耗。
[0006]本发明所采用的技术方案是:一种低压差线性稳压器的过流保护电路，与低压差线性稳压器相连接并对其进行过流保护，所述的低压差线性稳压器包括电压输入端、源极与电压输入端相连接的功率管、与功率管的栅极相连接的驱动电压端、与功率管的漏极相连接的电压输出端，
所述低压差线性稳压器的过流保护电路包括栅极与功率管的栅极、漏极与功率管的漏极分别相连接的采样管，第一输入端与电压输入端相连接、第二输入端与采样管的源极相连接的电流比较电路，输入端与电流比较电路的输出端相连接的过流保护执行电路，过流保护执行电路的输出端与驱动电压端相连接。
[0007]进一步地，所述电流比较电路包括第一电阻、第二电阻、第一 PNP管、第二 PNP管、为所述第一PNP管和第二PNP管提供1:1的偏置电流的偏置电流电路，所述第一电阻的上端与第二电阻的上端相连接，所述第二电阻的上端作为电流比较电路的第一输入端，所述第一电阻的下端作为电流比较电路的第二输入端，所述第一电阻的下端与第一 PNP管的发射极相连接，所述第一 PNP管的基极与第二 PNP管的基极相连接，所述第一 PNP管的基极与集电极相连接，所述第二 PNP管的发射极与第二电阻的下端连接，所述第二 PNP管的集电极作为电流比较电路的输出端，所述偏置电流电路的第一输出端与第一 PNP管的集电极连接，所述偏置电流电路的第二输出端与第二 PNP管的集电极连接。
[0008]进一步地，所述过流保护执行电路包括第一偏置电流端、栅极与第二PNP管的集电极相连接的第一匪OS管、第二WOS管、第一 PMOS管、发射极与驱动电压端相连接的第一 NPN管，所述第一匪OS管的漏极与第一偏置电流端相连接，所述第一 NMOS管的源极与第二匪OS管的源极相连接，所述第二 NMOS管的栅极与第一 NMOS管的漏极相连接，所述第二匪OS管的栅极与第一 PMOS管的栅极相连接，所述第二匪OS管的漏极与第一 PMOS管的漏极相连接，所述第二 NMOS管的漏极与第一 NPN管的基极相连接，所述第一 NPN管的集电极与第一 PMOS管的源极相连接，所述第一 PMOS管的源极与电压输入端相连接。
[0009]进一步地，所述偏置电流电路包括第二偏置电流端、偏置电压端、漏极与第二偏置电流端相连接的第三匪OS管、第四匪OS管、漏极与第一 PNP管的集电极相连接的第五匪OS管、第六NMOS管、漏极与第二 PNP管的集电极相连接的第七NMOS管、源极与第一 NMOS管的源极相连接的第八匪OS管，所述第三匪OS管的源极与第四匪OS管的漏极相连接，所述第四匪OS管的栅极与第二偏置电流端相连接，所述第三NMOS管的栅极与偏置电压端相连接，所述第三NMOS管的栅极与第五匪OS管的栅极相连接，所述第五NMOS管的源极与第六NMOS管的漏极相连接，所述第六匪OS管的栅极与第四匪OS管的栅极相连接，所述第六NMOS管的栅极与第八匪OS管的栅极相连接，所述第八WOS管的漏极与第七NMOS管的源极相连接，所述第七NMOS管的栅极与第五NMOS管的栅极相连接，所述第四NMOS管、第六NMOS管、第八NMOS管的源极接地。
[0010]进一步地，所述功率管和采样管为宽长比成比例的PMOS管。
[0011]本发明的有益效果是:本发明一种低压差线性稳压器的过流保护电路的采样管采样输出电流，电流比较电路通过电流比较的方式实现过流判断，过流保护执行电路实现过流保护，本发明的电路结构简单，无需使用比较器即可实现过流判断，且通过将采样管与功率管的漏极接在电压输出端VOUT上，使得采样电流与输出电流均流向芯片外，不流至芯片地，因此在各种输出电流下均可实现比较小的芯片地端静态电流，有效地降低了芯片的静态功耗。
【附图说明】
[0012]下面结合附图对本发明的【具体实施方式】作进一步说明:
图1是现有技术的电路原理图；
图2是本发明一种低压差线性稳压器的过流保护电路的电路原理图；
图3是本发明一种低压差线性稳压器的过流保护电路的一具体电路原理图。
【具体实施方式】
[0013]需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0014]一种低压差线性稳压器的过流保护电路，与低压差线性稳压器相连接并对其进行过流保护，参考图2，图2是本发明一种低压差线性稳压器的过流保护电路的电路原理图，所述的低压差线性稳压器包括电压输入端VIN、源极与电压输入端VIN相连接的功率管MP、与功率管MP的栅极相连接的驱动电压端Vdrive、与功率管MP的漏极相连接的电压输出端VOUT，
所述低压差线性稳压器的过流保护电路包括栅极与功率管MP的栅极、漏极与功率管MP的漏极分别相连接的米样管MS,第一输入端与电压输入端VIN相连接、第二输入端与米样管MS的源极相连接的电流比较电路，输入端与电流比较电路的输出端相连接的过流保护执行电路，过流保护执行电路的输出端与驱动电压端Vdrive相连接。
[0015]采样管MS采样输出电流1UT并将采样电流Isample送至电流比较电路，电流比较电路通过比较采样电流Isample和预设电流的大小以产生不同的数字信号，所述不同的数字信号输入过流保护执行电路，当采样电流Isample小于预设电流时，过流保护执行电路不导通;当采样电流Isample大于预设电流时，过流保护执行电路导通使功率管MP的栅极电压增大，从而限制低压差线性稳压器的输出电流1UT继续增大，实现过流保护。本发明通过将采样管MS与功率管MP的漏极接在电压输出端VOUT上，使得采样电流I samp I e与输出电流1UT均流向芯片外，不流至芯片地，因此在各种输出电流下均可实现比较小的地端静态电流，有效地降低了芯片的静态功耗。
[0016]作为技术方案的进一步改进，参考图2，图2是本发明一种低压差线性稳压器的过流保护电路的电路原理图，所述电流比较电路包括第一电阻R1、第二电阻R2、第一PNP管Q1、第二PNP管Q2、为所述第一PNP管Ql和第二PNP管Q2提供1:1的偏置电流的偏置电流电路，所述第一电阻Rl的上端与第二电阻R2的上端相连接，所述第二电阻R2的上端作为电流比较电路的第一输入端，所述第一电阻Rl的下端作为电流比较电路的第二输入端，所述第一电阻Rl的下端与第一 PNP管Ql的发射极相连接，所述第一 PNP管Ql的基极与第二 PNP管Q2的基极相连接，所述第一 PNP管Ql的基极与集电极相连接，所述第二 PNP管Q2的发射极与第二电阻R2的下端连接，所述第二 PNP管Q2的集电极作为电流比较电路的输出端，所述偏置电流电路的第一输出端I与第一 PNP管Ql的集电极连接，所述偏置电流电路的第二输出端2与第二 PNP管Q2的集电极连接。
[0017]在本实施例中，输出电流1UT从电压输入端VIN经过功率管MP流向电压输出端VOUT，采样管MS以一定比例η采样输出电流1UT，得到采样电流I sample ,Isample= 1UT/η。采样电流I sample流过电阻Rl时产生压降Vsample=I sample*Rl。第一PNP管Ql和第二 PNP管Q2组成PNP镜像管，偏置电流电路为PNP镜像管提供偏置电流。当1ut较小时，Vsample也较小，图2中的A点电压VA较高，图2中的B点电压VB也较高，因此第二PNP管Q2的基极-发射极电压VBE较小，第二 PNP管Q2的集电极电流IC也较小，当第二 PNP管Q2的集电极电流IC小于偏置电流电路产生的偏置电流时，图2中的C点输出低电平，过流保护执行电路不导通，不影响Vdrive的状态;随着1UT的增大，Vsample增大，图2中的A点电压VA减小，图2中的B点电压VB也减小，第二 PNP管Q2的基极-发射极电压VBE增大，第二 PNP管Q2的集电极电流IC增大，当第二PNP管Q2的集电极电流IC大于偏置电流电路产生的偏置电流时，图2中的C点输出高电平，过流保护执行电路导通并输出电压将Vdrive拉高，降低功率管MP的栅极-源极电压VGS，从而限制输出电流1UT的继续增大，起到过流保护的作用。
[0018]在上述工作过程中，由于采样电流Isample经过采样管MS和电压输出端VOUT流向片外，因此不增加芯片的地端静态电流，降低了芯片的静态功耗。
[0019]作为技术方案的进一步改进，所述功率管MP和采样管MS为宽长比成比例的PMOS管。这样，可实现采样管MS以一定比例η采样功率管MP的电流，即输出电流10UT。所述一定比例η为功率管MP与采样管MS的宽长比之比。
[0020]作为技术方案的进一步改进，参考图3，图3是本发明一种低压差线性稳压器的过流保护电路的一具体电路原理图，所述过流保护执行电路包括第一偏置电流端Ibl、栅极与第二 PNP管Q2的集电极相连接的第一 NMOS管N1、第二匪OS管Ν2、第一 PMOS管Ml、发射极与驱动电压端Vdrive相连接的第一 NPN管Q3，所述第一 NMOS管NI的漏极与第一偏置电流端Ibl相连接，所述第一 NMOS管NI的源极与第二 NMOS管Ν2的源极相连接，所述第二匪OS管Ν2的栅极与第一 NMOS管NI的漏极相连接，所述第二匪OS管Ν2的栅极与第一 PMOS管Ml的栅极相连接，所述第二 NMOS管Ν2的漏极与第一 PMOS管Ml的漏极相连接，所述第二 NMOS管Ν2的漏极与第一NPN管Q3的基极相连接，所述第一 NPN管Q3的集电极与第一 PMOS管Ml的源极相连接，所述第一PMOS管Ml的源极与电压输入端VIN相连接。
[0021]在本实施例中，当第二PNP管Q2的集电极电流IC小于偏置电流电路产生的偏置电流，图3中的C点为低电平，第一匪OS管NI输出为高电平，第一 PMOS管Ml和第二 NMOS管Ν2组成的反相器输出低电平，第一NPN管Q3关断，不影响驱动电压端Vdrive的信号；当第二PNP管Q2的集电极电流IC大于偏置电流电路产生的偏置电流时，图3中的C点从低电平变为高电平，第一 NPN管Q3输出变为低电平，第一 PMOS管Ml和第二 NMOS管Ν2组成的反相器输出高电平，第一NPN管Q3导通，通过第一NPN管Q3的基极-发射极电压VBE将功率管MP的驱动电压拉高，减小了功率管MP的栅极-源极电压VGS，从而限制输出电流1UT继续增大，实现过流保护。
[0022]作为技术方案的进一步改进，参考图3，图3是本发明一种低压差线性稳压器的过流保护电路的一具体电路原理图，所述偏置电流电路包括第二偏置电流端Ib2、偏置电压端Vbias、漏极与第二偏置电流端Ib2相连接的第三NMOS管N3、第四匪OS管N4、漏极与第一 PNP管Ql的集电极相连接的第五NMOS管N5、第六NMOS管N6、漏极与第二 PNP管Q2的集电极相连接的第七NMOS管N7、源极与第一匪OS管NI的源极相连接的第八匪OS管N8，所述第三匪OS管N3的源极与第四匪OS管N4的漏极相连接，所述第四NMOS管N4的栅极与第二偏置电流端Ib2相连接，所述第三NMOS管N3的栅极与偏置电压端Vbias相连接，所述第三NMOS管N3的栅极与第五匪OS管N5的栅极相连接，所述第五匪OS管N5的源极与第六NMOS管N6的漏极相连接，所述第六NMOS管N6的栅极与第四匪OS管N4的栅极相连接，所述第六NMOS管N6的栅极与第八NMOS管N8的栅极相连接，所述第八匪OS管N8的漏极与第七匪OS管N7的源极相连接，所述第七匪OS管N7的栅极与第五匪OS管N5的栅极相连接，所述第四匪OS管N4、第六匪OS管N6、第八NMOS管N8的源极接地。
[0023]在本实施例中，第三匪OS管N3和第四NMOS管N4、第五匪OS管N5和第六匪OS管N6、第七匪OS管N7和第八NMOS管N8组成共源共栅结构为第一 PNP管Ql和第二 PNP管Q2提供精确的1:1的偏置电流。
[0024]以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【主权项】
1.一种低压差线性稳压器的过流保护电路，与低压差线性稳压器相连接并对其进行过流保护，所述的低压差线性稳压器包括电压输入端、源极与电压输入端相连接的功率管、与功率管的栅极相连接的驱动电压端、与功率管的漏极相连接的电压输出端，其特征在于， 所述低压差线性稳压器的过流保护电路包括栅极与功率管的栅极、漏极与功率管的漏极分别相连接的采样管，第一输入端与电压输入端相连接、第二输入端与采样管的源极相连接的电流比较电路，输入端与电流比较电路的输出端相连接的过流保护执行电路，过流保护执行电路的输出端与驱动电压端相连接。2.根据权利要求1所述的一种低压差线性稳压器的过流保护电路，其特征在于，所述电流比较电路包括第一电阻、第二电阻、第一 PNP管、第二 PNP管、为所述第一 PNP管和第二 PNP管提供1:1的偏置电流的偏置电流电路，所述第一电阻的上端与第二电阻的上端相连接，所述第二电阻的上端作为电流比较电路的第一输入端，所述第一电阻的下端作为电流比较电路的第二输入端，所述第一电阻的下端与第一 PNP管的发射极相连接，所述第一 PNP管的基极与第二 PNP管的基极相连接，所述第一 PNP管的基极与集电极相连接，所述第二 PNP管的发射极与第二电阻的下端连接，所述第二 PNP管的集电极作为电流比较电路的输出端，所述偏置电流电路的第一输出端与第一 PNP管的集电极连接，所述偏置电流电路的第二输出端与第二 PNP管的集电极连接。3.根据权利要求2所述的一种低压差线性稳压器的过流保护电路，其特征在于，所述过流保护执行电路包括第一偏置电流端、栅极与第二 PNP管的集电极相连接的第一 NMOS管、第二匪OS管、第一 PMOS管、发射极与驱动电压端相连接的第一 NPN管，所述第一 NMOS管的漏极与第一偏置电流端相连接，所述第一 NMOS管的源极与第二匪OS管的源极相连接，所述第二NMOS管的栅极与第一 NMOS管的漏极相连接，所述第二 NMOS管的栅极与第一 PMOS管的栅极相连接，所述第二WOS管的漏极与第一 PMOS管的漏极相连接，所述第二匪OS管的漏极与第一NPN管的基极相连接，所述第一 NPN管的集电极与第一 PMOS管的源极相连接，所述第一 PMOS管的源极与电压输入端相连接。4.根据权利要求3所述的一种低压差线性稳压器的过流保护电路，其特征在于，所述偏置电流电路包括第二偏置电流端、偏置电压端、漏极与第二偏置电流端相连接的第三NMOS管、第四NMOS管、漏极与第一 PNP管的集电极相连接的第五NMOS管、第六NMOS管、漏极与第二PNP管的集电极相连接的第七匪OS管、源极与第一WOS管的源极相连接的第八NMOS管，所述第三WOS管的源极与第四WOS管的漏极相连接，所述第四NMOS管的栅极与第二偏置电流端相连接，所述第三匪OS管的栅极与偏置电压端相连接，所述第三NMOS管的栅极与第五匪OS管的栅极相连接，所述第五NMOS管的源极与第六NMOS管的漏极相连接，所述第六NMOS管的栅极与第四NMOS管的栅极相连接，所述第六匪OS管的栅极与第八匪OS管的栅极相连接，所述第八NMOS管的漏极与第七匪OS管的源极相连接，所述第七NMOS管的栅极与第五NMOS管的栅极相连接，所述第四NMOS管、第六NMOS管、第八NMOS管的源极接地。5.根据权利要求1至4任一项所述的一种低压差线性稳压器的过流保护电路，其特征在于，所述功率管和采样管为宽长比成比例的PMOS管。
【文档编号】G05F1/565GK106020317SQ201610362624
【公开日】2016年10月12日
【申请日】2016年5月26日
【发明人】尚林林, 陈家隆, 阳云霄, 赵鹏, 兰云鹏, 裴国旭
【申请人】深圳市国微电子有限公司