一种雪崩二极管结构的制造方法
【专利摘要】本发明提供一种雪崩二极管结构的制造方法，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。
【专利说明】
一种雪崩二极管结构的制造方法
技术领域
[0001]本发明涉及一种半导体器件的制造方法，特别是涉及一种雪崩二极管结构的制造方法。
【背景技术】
[0002]雪崩二极管广泛应用于高频电路的瞬态电压保护和浪涌防护上。一个单向截至型的瞬态电压抑制器件(TVS)由一个低击穿电压雪崩二极管Dl和一个低电容的导引二极管D2串联构成，如图1a所示。其中雪崩二极管Dl在瞬态高电压脉冲到来时起电压钳位作用，而串联低电容导引二极管D2后，整个回路的电容值减小，更符合高频应用要求。TVS器件还可以根据应用需要，在一个单向截至型的TVS器件旁，并联一个低电容导引二极管D3，成为单向导通型TVS器件，提供对正反双向浪涌的保护，如图2b所示。
[0003]为了提高电压瞬态事件中的抗浪涌能力，需要使雪崩二极管的雪崩击穿发生在高掺PN结的深处，此外，pn结雪崩击穿时面积越大、电流泻放能力越好、对电压瞬态防护能力也越强。现有的高耐量TVS采用两种结构制造工艺:平面工艺和深槽工艺。平面工艺是传统工艺，虽然工艺简单但热过程时间长、横向扩散大，所以器件的芯片面积大，如图2a所示。深槽工艺是近年来新发展的工艺，先在低掺杂的外延衬底上通过刻蚀方法形成深槽，再将浓掺杂的η型多晶硅添入槽中作为高掺杂扩散源，短时间高温扩散后即可与p+衬底形成大结深ρ+η+雪崩二极管结构，如图2b所示。深槽工艺的优点是η+横向扩散小，因而可以大幅缩小器件面积;缺点是刻蚀深槽并填充多晶硅后，深槽底部容易产生缺陷，器件漏电流较高；同时沟槽工艺的均匀性和一致性不如传统平面工艺，用该工艺制造的TVS器件浪涌防护能力较弱。
[0004]基于以上所述，提供一种可以在保持传统平面工艺抗浪涌能力强的优点同时，有效缩小器件的芯片尺寸的雪崩二极管结构的制造方法实属必要。
【发明内容】
[0005]鉴于以上所述现有技术的缺点，本发明的目的在于提供一种雪崩二极管结构的制造方法，用于解决现有技术中雪崩二极管结构的制造方法工艺复杂、抗浪涌能力弱或器件面积过大的问题。
[0006]为实现上述目的及其他相关目的，本发明提供一种雪崩二极管结构的制造方法，所述制造方法包括步骤:步骤I)，提供一P型半导体衬底，于所述P型半导体衬底表面形成带注入窗口的阻挡层，基于注入窗口于所述P型半导体衬底中注入N型杂质离子;步骤2)，去除所述阻挡层，于所述P型半导体衬底表面形成P型外延层，于所述P型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子;步骤3 )，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层叠层结构；步骤4)，进行热扩散处理，使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。
[0007 ]作为本发明的雪崩二极管结构的制造方法的一种优选方案，N型杂质离子的注入剂量范围为I X 1015/cm2-3 X 11Vcm2。
[0008]进一步地，所述N型杂质离子为通过单一能量注入或分为不同能量注入。
[0009 ] 优选地，~型杂质离子的注入能量范围为15Ke V_500Ke V。
[0010]作为本发明的雪崩二极管结构的制造方法的一种优选方案，所述P型外延层的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为lX1018/Cm3-2X1019/Cm3。
[0011]作为本发明的雪崩二极管结构的制造方法的一种优选方案，还包括步骤:基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。
[0012]优选地，制备单向截至型的瞬态电压抑制器件包括步骤:步骤a)，去除最顶层的P型外延层上的阻挡层厚，于该最顶层的P型外延层表面注入N型杂质离子，并通过后续的热扩散处理形成η+型埋层;步骤b)，于最顶层的P型外延层表面形成N型外延层，于所述N型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子；步骤C)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。
[0013]进一步地，在进行步骤b)及步骤c)的过程中，还包括于N型外延层的两侧注入P型杂质离子，并通过后续的热扩散处理形成P+型隔离区的步骤。
[0014]进一步地，还包括步骤:于最顶层的N型外延层上形成p+型掺杂区的步骤，所述p+型掺杂区位于N型杂质离子注入区与P型杂质离子注入区之间。
[0015]如上所述，本发明的雪崩二极管结构的制造方法，具有以下有益效果:本发明与现有技术相比，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。
【附图说明】
[0016]图1a显示为单向截至型的瞬态电压抑制器件的结构示意图。
[0017]图1b显示为单向导通型的瞬态电压抑制器件的结构示意图。
[0018]图2a显示为传统平面工艺制作的雪崩二极管的结构示意图。
[0019]图2b显示为传统深槽工艺制作的雪崩二极管的结构示意图。
[0020]图3?图9显示为本发明的雪崩二极管结构的制造方法各步骤所呈现的结构示意图。
[0021]元件标号说明
[0022]101P型半导体衬底
[0023]102阻挡层
[0024]103P型外延层
[0025]104N型外延层
[0026]105η+型埋层
[0027]106P+型隔离区
[0028]107P+型掺杂区
【具体实施方式】
[0029]以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0030]请参阅图3?图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0031 ]如图3?图9所示，本实施例提供一种雪崩二极管结构的制造方法，所述制造方法包括步骤:
[0032]如图3所示，首先进行步骤I)，提供一P型半导体衬底101，于所述P型半导体衬底101表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型半导体衬底101中注入N型杂质尚子。
[0033]作为示例，所述N型杂质离子的注入剂量范围为I X 1015/cm2-3 X 1016/cm2。所述N型杂质离子为通过单一能量注入或分为不同能量注入。所述N型杂质离子的注入能量范围为15KeV-500KeVo
[0034]具体地，基于P型半导体衬底101上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102);在注入窗口注入I X 1015/cm2-3 X 11Vcm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeVo
[0035]如图4?图5所示，然后进行步骤2)，去除所述阻挡层102，于所述P型半导体衬底101表面形成P型外延层103，于所述P型外延层103表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型外延层103中注入N型杂质离子；
[0036]作为示例，所述P型外延层103的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为I X 1018/cm3-2 X 11Vcm3。
[0037]具体地，清除光刻胶并清洗P型半导体衬底101后，在表面上生长P型外延层103W型外延层103的厚度范围为3微米至10微米，掺杂浓度为IX 1018/cm3-2X 11Vcm3;然后，在P型外延层103上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102);在注入窗口注入IX 1015/cm2-3 X 11Vcm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeV。
[0038]如图6?图7所示，接着进行步骤3)，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层103叠层结构；
[0039]具体地，清除光刻胶并清洗基片后，在P型外延层103表面上再次生长P型外延层103 J型外延层103的厚度范围为3微米至10微米，掺杂浓度为IX 1018/cm3-2 X 11Vcm3。重复进行步骤2)，得到累积外延厚度达到要求的厚度。在最表面P型外延层103上涂覆光刻胶层，曝光、显影后获得带注入窗口的图形(如光刻胶阻挡层102);在注入窗口注入I X 115/cm2-3X 11Vcm2的大剂量N型杂质离子(如磷)，上述剂量可以以单一能量注入，也可以分成不同能量注入，注入能量范围在15KeV-500KeV.最后清除表面光刻胶。
[0040]如图8所示，接着进行步骤4)，进行热扩散处理，使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。
[0041 ]具体地，在高温炉管中进行热扩散处理，使垂直方向对准的各外延层中的高掺杂η+区连接贯通，即形成大结深的雪崩PN 二极管结构。
[0042]如图9所示，最后进行步骤5)，可以根据应用要求，基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出更加复杂的功能性器件，如单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。
[0043]在本实施例中，制备单向截至型的瞬态电压抑制器件包括步骤:
[0044]步骤a)，去除最顶层的P型外延层103上的阻挡层102厚，于该最顶层的P型外延层103表面注入N型杂质离子，并通过后续的热扩散处理形成η+型埋层105;
[0045]步骤b)，于最顶层的P型外延层103表面形成N型外延层104，于所述N型外延层104表面形成带注入窗口的阻挡层102，基于注入窗口于所述P型外延层103中注入N型杂质离子；
[0046]步骤C)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。
[0047]进一步地，在进行步骤b)及步骤c)的过程中，还包括于N型外延层104的两侧注入P型杂质离子，并通过后续的热扩散处理形成P+型隔离区106的步骤。
[0048]进一步地，还包括步骤:于最顶层的N型外延层104上形成p+型掺杂区107的步骤，所述P+型掺杂区107位于N型杂质离子注入区与P型杂质离子注入区之间。
[0049]如上所述，本发明的雪崩二极管结构的制造方法，具有以下有益效果:本发明与现有技术相比，采用多次外延和图形注入的工艺方法，仅需要短时间的热扩散就可以获得常规平面工艺和沟槽工艺都难以实现的大结深雪崩二级管结构，可以在保持传统平面工艺抗浪涌能力强的优点同时，大幅缩小器件的芯片尺寸。此外，该技术可以通过改变不同外延层的P型掺杂浓度和逐次N型掺杂图形注入浓度，更灵活地调控雪崩击穿区域的形貌分布，实现进一步的器件优化。本发明可以大幅缩小器件面积、提高抗浪涌能力，在半导体器件设计制造领域具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
[0050]上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
【主权项】
1.一种雪崩二极管结构的制造方法，其特征在于，所述制造方法包括步骤: 步骤I)，提供一 P型半导体衬底，于所述P型半导体衬底表面形成带注入窗口的阻挡层，基于注入窗口于所述P型半导体衬底中注入N型杂质离子； 步骤2)，去除所述阻挡层，于所述P型半导体衬底表面形成P型外延层，于所述P型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子； 步骤3)，重复进行步骤2)，形成多个注入有N型杂质离子的P型外延层叠层结构； 步骤4)，进行热扩散处理，使垂直方向对准的各P外延层中的N型杂质离子连接贯通，形成大结深的雪崩二极管结构。2.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于:N型杂质离子的注入剂量范围为I X 1015/cm2-3 X 11Vcm2。3.根据权利要求2所述的雪崩二极管结构的制造方法，其特征在于:所述N型杂质离子为通过单一能量注入或分为不同能量注入。4.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于:N型杂质离子的注入能量范围为15KeV-500KeV。5.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于:所述P型外延层的厚度范围为3-10微米，P型杂质离子的掺杂浓度范围为lX1018/Cm3-2X1019/Cm3。6.根据权利要求1所述的雪崩二极管结构的制造方法，其特征在于:还包括步骤:基于所述雪崩二极管结构的制造方法，通过外延工艺、离子注入工艺及热扩散工艺制备出单向截至型的瞬态电压抑制器件或单向导通型的瞬态电压抑制器件。7.根据权利要求6所述的雪崩二极管结构的制造方法，其特征在于:制备单向截至型的瞬态电压抑制器件包括步骤: 步骤a)，去除最顶层的P型外延层上的阻挡层厚，于该最顶层的P型外延层表面注入N型杂质离子，并通过后续的热扩散处理形成η+型埋层； 步骤b)，于最顶层的P型外延层表面形成N型外延层，于所述N型外延层表面形成带注入窗口的阻挡层，基于注入窗口于所述P型外延层中注入N型杂质离子； 步骤c)，重复进行步骤b)后进行热扩散处理，形成与所述雪崩二极管结构串联的导引二极管。8.根据权利要求7所述的雪崩二极管结构的制造方法，其特征在于:在进行步骤b)及步骤c)的过程中，还包括于N型外延层的两侧注入P型杂质离子，并通过后续的热扩散处理形成P+型隔离区的步骤。9.根据权利要求8所述的雪崩二极管结构的制造方法，其特征在于:还包括步骤:于最顶层的N型外延层上形成p+型掺杂区的步骤，所述p+型掺杂区位于N型杂质离子注入区与P型杂质离子注入区之间。
【文档编号】H01L21/329GK105931952SQ201610327054
【公开日】2016年9月7日
【申请日】2016年5月17日
【发明人】龚大卫
【申请人】中航（重庆）微电子有限公司