背侧照明式单光子雪崩二极管及包括其的成像传感器系统的制作方法
【技术领域】
[0001]本发明大体来说涉及光电检测器，且更具体来说，本发明针对于包含单光子雪崩二极管成像传感器的成像系统。
【背景技术】
[0002]图像传感器已变得普遍存在。其广泛用于数码静态相机、蜂窝式电话、安全相机以及医学、汽车及其它应用中。用以制造图像传感器的技术已不断快速地进步。举例来说，对较高分辨率及较低电力消耗的需求已促进了这些图像传感器的进一步小型化及集成。
[0003]可在图像传感器中或光检测器中使用的一种类型的光电检测器为单光子雪崩二极管(SPAD)。SPAD(也称为盖格(Geiger)模式雪崩光电二极管(GM-APD))为能够检测低强度信号(例如低至单一光子)的固态光电检测器。SPAD成像传感器为由制作于硅衬底上的SPAD区域的阵列构成的半导体光敏装置。所述SPAD区域在被光子撞击时产生输出脉冲。所述SPAD区域具有p-n结，所述p-n结经反向偏置到击穿电压以上以使得单一光生载流子可触发雪崩倍增过程，此过程致使光子检测单元的输出处的电流快速达到其最终值。此雪崩电流继续直到使用猝灭元件通过减小偏置电压而使雪崩过程猝灭为止。通过在一时间窗内计数这些输出脉冲的数目来获得由图像传感器接收的光子信号的强度。
[0004]在感测光子时所面临的挑战之一是借助背侧照明式(BSI)SPAD实现高蓝色检测效率。举例来说，在BSI图像传感器中，背表面可包含具有需要激光退火的缺陷的植入物。这些缺陷可致使借助这些技术制作的SPAD装置不能维持所需的电场。另外，具有这些缺陷的SPAD装置可为有噪声的且因此遭受不良性能。
【发明内容】
[0005]本申请案的一个实施例涉及一种单光子雪崩二极管(SPAD)。所述SPAD包括:经η掺杂外延层，其安置于第一半导体层中；经P掺杂外延层，其形成于所述经η掺杂外延层上方在所述第一半导体层的背侧上；倍增结，其界定于所述经η掺杂外延层与所述经ρ掺杂外延层之间的界面处，其中倍增结经反向偏置到击穿电压以上以使得通过所述第一半导体层的所述背侧接收的光子在所述倍增结中触发雪崩倍增过程；及经P-掺杂护环区域，其植入于所述经η掺杂外延层中环绕所述倍增结。
[0006]本申请案的另一实施例涉及一种成像传感器系统。所述成像传感器系统包括:第一晶片的第一半导体层；单光子雪崩二极管(SPAD)成像阵列，其包含形成于所述第一半导体层中的多个像素，其中每一像素包含SPAD，所述SPAD包含:经η掺杂外延层，其安置于所述第一半导体层中；经P掺杂外延层，其形成于所述经η掺杂外延层上方在所述第一半导体层的背侧上；倍增结，其界定于所述经η掺杂外延层与所述经ρ掺杂外延层之间的界面处，其中倍增结经反向偏置到击穿电压以上以使得通过所述第一半导体层的所述背侧接收的光子在所述倍增结中触发雪崩倍增过程；经P-掺杂护环区域，其植入于所述经η掺杂外延层中环绕所述倍增结；接合到所述第一晶片的第二晶片的第二半导体层；多个数字计数器，其形成于所述第二半导体层中且电耦合到所述SPAD成像阵列，其中所述多个数字计数器中的每一者经耦合以计数由所述多个像素中的相应一者产生的输出脉冲。
【附图说明】
[0007]参考以下各图描述本发明的非限制性及非详尽实施例，其中在所有各视图中相似参考编号指代相似部件，除非另有规定。
[0008]图1是根据本发明的教示的实例性单光子雪崩二极管(SPAD)成像传感器系统的具有集成电路裸片的堆叠式半导体晶片的一个实例的分解视图。
[0009]图2是图解说明根据本发明的教示包含猝灭元件的堆叠式芯片SPAD成像传感器系统的一个实例的电路图。
[0010]图3A是根据本发明的教示包含具有堆叠式装置晶片的SPAD成像传感器系统的集成电路系统的一个实例的横截面图。
[0011]图3B是根据本发明的教示包含具有三个堆叠式装置晶片的SPAD成像传感器系统的集成电路系统的一个实例的横截面图。
[0012]图4是展示根据本发明的教示具有实例性SPAD成像传感器系统的集成电路系统的一个实例的框图。
[0013]在图式的所有数个视图中，对应参考字符指示对应组件。所属领域的技术人员将了解，图中的元件是为简单及清晰起见而图解说明的，且未必按比例绘制。举例来说，为了有助于改进对本发明的各种实施例的理解，图中的元件中的一些元件的尺寸可能相对于其它元件放大。此外，通常未描绘在商业上可行的实施例中有用或必需的常见而众所周知的元件以便促进对本发明的这各种实施例的较不受阻挡的观察。
【具体实施方式】
[0014]在以下描述中，陈述众多特定细节以便提供对本发明的透彻理解。然而，所属领域的技术人员将明了，不需要采用所述特定细节来实践本发明。在其它实例中，未详细描述众所周知的材料或方法以避免使本发明模糊。
[0015]在本说明书通篇中对“一个实施例”、“一实施例”、“一个实例”或“一实例”的提及意指结合所述实施例或实例所描述的特定特征、结构或特性包含于本发明的至少一个实施例中。因此，在本说明书通篇的各个位置中短语“在一个实施例中”、“在一实施例中”、“一个实例”或“一实例”的出现未必全部指代同一实施例或实例。此外，在一或多个实施例或实例中，可以任何适合组合及/或子组合的形式来组合特定特征、结构或特性。特定特征、结构或特性可包含于集成电路、电子电路、组合逻辑电路或提供所描述的功能性的其它适合组件中。另外，应了解，随本文提供的各图用于向所属领域的技术人员解释的目的且图式未必按比例绘制。
[0016]如将论述，根据本发明的教示的实例性单光子雪崩二极管(SPAD)成像传感器系统包含其中每一 SPAD适于从背侧进行照明且包含薄ρ外延层的SPAD成像阵列，根据本发明的教示，所述薄P外延层形成于所述背侧上在较厚η外延层上方以界定每一 SPAD的倍增结。通过在背侧上方形成薄P外延层，不再需要通过植入来形成背侧P+层，所述植入可导致倍增结中的植入损坏诱发的陷阱。根据本发明的教示在背侧上形成P外延层还避免使用激光退火来设法修复植入物损坏，但还导致所述结较深。此外，根据本发明的教示，在于背侧上形成P外延层的情况下，现在实现了极低噪声，此改进了实例性SPAD的性能。
[0017]为了图解说明，图1是根据本发明的教示将接合在一起以形成集成电路系统102的一个实例的堆叠式装置晶片100及10(V的分解视图。装置晶片100及10(V可包含硅、砷化镓或其它适合半导体材料。在所图解说明的实例中，装置晶片100包含半导体裸片111-119，而装置晶片100'包含对应半导体裸片(在图1中视线被遮挡)。如下文将更详细地论述，在一些实例中，装置晶片100的每一裸片111-119可包含背侧照明式SPAD阵列，所述背侧照明式SPAD阵列包含形成于背侧上在较厚η外延层上方以界定倍增结的薄ρ外延层，而具有CMOS电路的装置晶片100,的每一对应裸片包含(举例来说)使用标准CMOS工艺制作的数字计数器及相关联读出电子器件的阵列。数字计数器在单独底部装置晶片100'上的放置允许顶部装置晶片100上的SPAD阵列中的极高填充因子。此外，由于装置晶片100是与装置晶片100'单独形成的，因此根据本发明的教示，可利用定制制作工艺来优化SPAD阵列中的SPAD区域在装置晶片100上的形成，同时可在于装置晶片100'上形成CMOS电路时保持传统CMOS工艺。
[0018]图2是图解说明根据本发明的教示包含猝灭元件的堆叠式SPAD成像传感器系统的一个实例的电路图。应注意，图2中所图解说明的像素电路(例如，PIXELp PIXEL2、…PIXELn)为用于实施具有成像阵列的每一像素的SPAD像素电路架构的一个可能实例。在图2中所描绘的实例中，将像素PIXEL1到PIXELn图解说明为布置于单个行中。然而，在其它实例中，应了解，成像阵列的像素可布置成单一列或布置成若干列与行的二维阵列。
[0019]如所述实例中所展示，每一实例性像素包含安置于堆叠式芯片系统的顶部芯片中的耦合到相应猝灭元件(例如，猝灭元件Q1-Qn)的SPAD (例如，SPAD1-SPADn)。在所图解说明的实例中，应注意，根据本发明的教示，每一 SPAD包含形成于背侧上在较厚η外延层上方以设计倍增结的薄P外延层。在各种实例中，还应注意，根据本发明的教示，耦合到每一相应SPAD1-SPADn的实例性猝灭元件Q1-Qn可包含于顶部芯片或底部芯片中。还应了解，根据本发明的教示，可使用无源或有源猝灭元件来实施实例性猝灭元件Q1-Qp
[0020]如所述实例中所展示，存在N数目个SPAD、N数目个猝灭元件