本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制造方法。
背景技术
led(lightemittingdiode，发光二极管)是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源，正在被迅速广泛地得到应用，如交通信号灯、汽车内外灯、城市景观照明、手机背光源等。
外延片是led中的主要构成部分，现有的gan基led外延片包括衬底和设置在衬底上的gan基外延层，gan基外延层包括依次层叠在衬底上的缓冲层、未掺杂的gan层、n型层(n型区)、有源层、电子阻挡层、高温p型层(p型区)和p型接触层。n型区提供的电子和p型区提供的空穴在有源层复合发光。其中电子阻挡层通常为algan层或多个周期的algan/ingan超晶格结构，电子阻挡层的厚度大于50nm。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
现有的led外延片中，电子阻挡层设计得较厚(通常大于50nm)，较厚的电子阻挡层会导致材料间的极化和应力作用，同时会产生一个高的价带阻碍空穴向有源层迁移，因此n型区提供的电子的浓度比p型区中提供的空穴的浓度高，电子的迁移率比空穴快很多，导致电子和空穴的复合发光效率降低，从而使得led的发光效率降低。
技术实现要素：
为了解决现有技术中电子阻挡层设计得较厚，使得led的发光效率降低的问题，本发明实施例提供了一种发光二极管外延片及其制造方法。所述技术方案如下：
一方面，本发明提供了一种发光二极管外延片，所述发光二极管外延片包括衬底，以及依次层叠在所述衬底上的缓冲层、未掺杂的gan层、n型层、有源层、低温p型层、电子阻挡层、高温p型层和p型接触层，所述低温p型层为gan层，
所述电子阻挡层为包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，0.05<x<0.15，0.2<y<0.4，n为大于等于2的正整数，所述电子阻挡层的厚度为10～25nm。
进一步地，在所述alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个alxga1-xn子层的厚度为0.5～1.5nm。
进一步地，在所述alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个aln子层的厚度为0.5～1.5nm。
进一步地，在所述alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个gan子层的厚度为1～2nm。
进一步地，在所述alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个inyga1-yn子层的厚度为1～2nm。
进一步地，2≤n≤5。
进一步地，x＝0.1，y＝0.38。
另一方面，本发明实施例提供了一种发光二极管外延片的制造方法，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长缓冲层、未掺杂的gan层、n型层、有源层和低温p型层，所述低温p型层为gan层；
在所述低温p型层上生长电子阻挡层，所述电子阻挡层为包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，0.05<x<0.15，0.2<y<0.4，n为大于等于2的正整数，所述电子阻挡层的厚度为10～25nm；
在所述电子阻挡层上生长高温p型层和p型接触层。
进一步地，所述电子阻挡层的生长温度为850～1080℃。
进一步地，所述电子阻挡层的生长压力为200～500torr。
本发明实施例提供的技术方案带来的有益效果是：
将电子阻挡层设置成包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，其中，由于低温p型层为gan层，而电子阻挡层中的aln层与低温p型gan层晶格失配，因此设置alxga1-xn作为缓冲层，可以降低电子阻挡层与低温p型层的晶格失配。aln层能够形成一个较高的势垒能级，阻挡电子的迁移，同时由于aln层和gan层之间的界面晶格失配大，因此aln层和gan层之间可以产生一定的二维电子气，以提供更多的空穴，并提高载流子的迁移速率。inyga1-yn层可以增强二维电子气的产生，进一步地提供更多的空穴，提高载流子的迁移速率。且本发明中的电子阻挡层的厚度为10～25nm，与现有的厚度大于50nm的电子阻挡层相比，厚度大大减小，进而减少了材料间的极化和应力作用，降低了高al组分的电子阻挡层在价带异质结界面产生的价带带阶，使得空穴能够更好的注入有源层，则空穴的浓度增加，更多的空穴可以在有源层中与电子复合发光，提高了led的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图；
图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片，图1是本发明实施例提供的一种发光二极管外延片的结构示意图，如图1所示，发光二极管外延片包括衬底1，以及依次层叠在衬底1上的缓冲层2、未掺杂的gan层3、n型层4、有源层5、低温p型层6、电子阻挡层7、高温p型层8和p型接触层9，低温p型层6为gan层。
其中，电子阻挡层7为包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，0.05<x<0.15，0.2<y<0.4，n为大于等于2的正整数，电子阻挡层7的厚度为10～25nm。
通过将电子阻挡层设置成包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，其中，由于低温p型层为gan层，而电子阻挡层中的aln层与低温p型gan层晶格失配，因此设置alxga1-xn作为缓冲层，可以降低电子阻挡层与低温p型层的晶格失配。aln层能够形成一个较高的势垒能级，阻挡电子的迁移，同时由于aln层和gan层之间的界面晶格失配大，因此aln层和gan层之间可以产生一定的二维电子气，以提供更多的空穴，并提高载流子的迁移速率。inyga1-yn层可以增强二维电子气的产生，进一步地提供更多的空穴，提高载流子的迁移速率。且本发明中的电子阻挡层的厚度为10～25nm，与现有的厚度大于50nm的电子阻挡层相比，厚度大大减小，进而减少了材料间的极化和应力作用，降低了高al组分的电子阻挡层在价带异质结界面产生的价带带阶，使得空穴能够更好的注入有源层，则空穴的浓度增加，更多的空穴可以在有源层中与电子复合发光，提高了led的发光效率。
优选地，x＝0.1，y＝0.38。此时led的发光效率最好。
具体地，在电子阻挡层7的每个alxga1-xn/aln/gan/inyga1-yn超晶格结构中均包括alxga1-xn子层71、aln子层72、gan子层73和inyga1-yn子层74。
进一步地，每个alxga1-xn子层71的厚度为0.5～1.5nm。若每个alxga1-xn子层71的厚度小于0.5nm，则起不到降低电子阻挡层7与低温p型层6的晶格失配的作用，若每个alxga1-xn子层71的厚度大于1.5nm，则会造成浪费，还会导致电子阻挡层7的厚度过厚，影响led的发光效率。
优选地，每个alxga1-xn子层71的厚度为1nm。此时既能起到降低电子阻挡层7与低温p型层6之间的晶格失配的作用，又能够保证电子阻挡层7的厚度不会过厚，造成浪费。
进一步地，每个aln子层72的厚度为0.5～1.5nm。若每个aln子层72的厚度小于0.5nm，则起不到阻挡电子的作用。若每个aln子层72的厚度大于1.5nm，则会造成浪费，还会导致电子阻挡层7的厚度过厚，影响led的发光效率。
优选地，每个aln子层72的厚度为1nm。此时既能起到阻挡电子的作用，又能够保证电子阻挡层7的厚度不会过厚，造成浪费。
进一步地，每个gan子层73的厚度为1～2nm。若每个gan子层73的厚度小于1nm，则无法产生一定的二维电子气，以提供更多的空穴，提高载流子的迁移速率，若每个gan子层73的厚度大于2nm，则会造成浪费，还会导致电子阻挡层7的厚度过厚，影响led的发光效率。
优选地，每个gan子层73的厚度为1nm。此时既能与aln子层72产生一定的二维电子气，以提供更多的空穴，提高载流子的迁移速率，又能够保证电子阻挡层7的厚度不会过厚，造成浪费。
进一步地，每个inyga1-yn子层74的厚度为1～2nm。若每个inyga1-yn子层74的厚度小于1nm，则无法增强二维电子气的产生，若每个inyga1-yn子层74的厚度大于2nm，则会造成浪费，还会导致电子阻挡层7的厚度过厚，影响led的发光效率。
优选地，每个inyga1-yn子层74的厚度为2nm。此时既能帮助aln子层72和gan子层73之间产生更多的二维电子气，进一步提供更多的空穴，提高载流子的迁移速率，又能够保证电子阻挡层7的厚度不会过厚，造成浪费。
其中，2≤n≤5。若n小于2，则会导致电子阻挡层7的厚度过薄，无法起到阻挡电子，增加空穴，提高载流子的迁移速率的作用。若n大于5，则会导致电子阻挡层7的厚度过厚，降低led的发光效率。
可选地，衬底1可以为(0001)晶向的蓝宝石衬底。
可选地，缓冲层2可以为gan层，厚度可以为15～35nm。
可选地，未掺杂的gan层3的厚度可以为1～5um。
可选地，n型层4可以为掺si的gan层，其中si的掺杂浓度范围为1018cm-3～1019cm-3；n型层4的厚度可以为1～5um。
可选地，有源层5可以由5～11个周期的inxga1-xn阱层51和gan垒层52超晶格结构组成，其中，每层inxga1-xn阱层51的厚度可以为2～3nm，每层gan垒层52的厚度可以为9～20nm。
可选地，高温p型层8可以为gan层，厚度可以为20～50nm。
可选地，p型接触层9可以为gan层，厚度可以为5～300nm。
实施例二
本发明实施例提供了一种发光二极管外延片的制造方法，用于制造实施例一提供的发光二极管外延片，图2是本发明实施例提供的一种发光二极管外延片的制造方法的方法流程图，如图2所示，该制造方法包括：
步骤201、提供一衬底。
可选地，衬底为(0001)晶向的al2o3蓝宝石衬底。
具体地，该步骤201包括：
在氢气气氛下，高温处理衬底8min。其中，反应室温度为1000～1200℃，反应室压力控制在200～500torr。
步骤202、在衬底上生长缓冲层。
具体地，缓冲层为gan层，厚度为15～35nm。反应室温度为400～600℃，反应室压力控制在400～600torr。
进一步地，步骤202还包括：
控制反应室压力不变，温度升高至1000℃～1200℃，对缓冲进行原位退火处理5～10min。
步骤203、在缓冲层上生长未掺杂的gan层。
在本实施例中，未掺杂的gan层厚度为1～5um。生长未掺杂的gan层时，反应室温度为1000～1100℃，反应室压力控制在100～500torr。
步骤204、在未掺杂的gan层上生长n型层。
在本实施例中，n型层为掺si的gan层，si掺杂浓度在1018cm-3～1019cm-3之间，厚度为1～5um。生长n型层时，反应室温度为1000～1200℃，反应室压力控制在100～500torr。
步骤205、在n型层上生长有源层。
有源层可以为包括5～11个周期的inxga1-xn阱层和gan垒层超晶格结构，0≤x≤1。其中，每层inxga1-xn阱层的厚度为2～3nm，每层gan垒层的厚度为9～20nm。
具体地，生长有源层时，反应室压力控制在100～500torr。生长inxga1-xn阱层时，反应室温度为720～829℃。生长gan垒层时，反应室温度为850～959℃。
步骤206、在有源层上生长低温p型层。
在本实施例中，低温p型层为gan层，厚度为20～100nm。生长高温p型层时，反应室温度为700～900℃，反应室压力控制在100～300torr。
步骤207、在低温p型层上生长电子阻挡层。
具体地，电子阻挡层为包括n个周期的alxga1-xn/aln/gan/inyga1-yn超晶格结构，0.05<x<0.15，0.2<y<0.4，n为大于等于2的正整数。
优选地，x＝0.1，y＝0.38。此时led的发光效率最好。
进一步地，在alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个alxga1-xn子层的厚度为0.5～1.5nm。若每个alxga1-xn子层的厚度小于0.5nm，则起不到降低电子阻挡层与低温p型层的晶格失配的作用，若每个alxga1-xn子层的厚度大于1.5nm，则会造成浪费，还会导致电子阻挡层的厚度过厚，影响led的发光效率。
进一步地，在alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个aln子层的厚度为0.5～1.5nm。若每个aln子层的厚度小于0.5nm，则起不到阻挡电子的作用。若每个aln子层的厚度大于1.5nm，则会造成浪费，还会导致电子阻挡层的厚度过厚，影响led的发光效率。
进一步地，在alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个gan子层的厚度为1～2nm。若每个gan子层的厚度小于1nm，则无法产生一定的二维电子气，以提供更多的空穴，提高载流子的迁移速率，若每个gan子层的厚度大于2nm，则会造成浪费，还会导致电子阻挡层的厚度过厚，影响led的发光效率。
进一步地，在alxga1-xn/aln/gan/inyga1-yn超晶格结构中每个inyga1-yn子层的厚度为1～2nm。若每个inyga1-yn子层的厚度小于1nm，则无法增强二维电子气的产生，若每个inyga1-yn子层的厚度大于2nm，则会造成浪费，还会导致电子阻挡层的厚度过厚，影响led的发光效率。
其中，2≤n≤5。若n小于2，则会导致电子阻挡层的厚度过薄，无法起到阻挡电子，增加空穴，提高载流子的迁移速率的作用。若n大于5，则会导致电子阻挡层的厚度过厚，降低led的发光效率。
在本实施例中，每个alxga1-xn子层的厚度为1nm，每个aln子层的厚度为1nm，每个gan子层的厚度为1nm，每个inyga1-yn子层的厚度为2nm，2≤n≤5，电子阻挡层6的厚度为10～25nm。
步骤208、在电子阻挡层上生长高温p型层。
在本实施例中，高温p型层为gan层，厚度为20～50nm。生长高温p型层时，反应室温度为850～1080℃，反应室压力控制在100～300torr。
步骤209、在高温p型层上生长p型接触层。
在本实施例中，p型接触层为gan层，厚度为5～300nm。生长p型层时，反应室温度为850～1050℃，反应室压力控制在100～300torr。
外延片生长结束后，将反应腔温度降低至650℃～850℃，在氮气气氛中将外延片退火处理5～15min，然后降至室温，外延生长结束。
在结束上述发光二极管外延片的生长之后，将反应室的温度降至600～900℃，在pn2气氛进行退火处理10～30min，而后逐渐降至室温，随后，经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗9*27mil的芯片。
经过测试后发现，采用现有技术制成的led芯片，在20ma驱动电流下的光强为104mw，采用本发明实施例提供的制造方法制成的led芯片，在20ma驱动电流下的光强为106mw，发光效率约提升了2％。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。