本发明涉及一种碳化硅平面型功率场效应晶体管(sicldmosfet)，尤其适用于高耐压、高通流能力且适用于集成电路的碳化硅平面型功率场效应晶体管，具体地说是一种适用于集成电路的碳化硅平面型功率场效应晶体管。
背景技术
碳化硅材料具有优良的物理和电学特性，相比硅材料而言，其具有饱和漂移速度高、临界雪崩击穿电场大、带隙宽、德拜温度高、热导率高等优点，因此碳化硅器件可以获得更高的工作频率、更高的击穿电压、更高的工作温度和更大的电流密度。
ldmos(laterallydiffusedmetaloxidesemiconductor，横向扩散晶体管)先在衬底上扩散出p阱，再在其上扩散n+作为源极，通过两次扩散的杂质浓度差形成沟道。这样就可以得到非常小的沟道长度。
ldmos的雪崩击穿发生在器件的表面，resurf(reducedsurfacefield，降低表面电场)技术通过薄外延层等手段，将原本存在于器件表面的高电场击穿区域转移到器件内部，或者将表面击穿区域的电场降低，使得表面击穿可以更晚的发生。
技术实现要素：
功率场效应管要求阻断电压大、导通电流大。而增大阻断电压和增大导通电流对场效应管漂移区尺寸和掺杂浓度的要求是矛盾的。
垂直型功率场效应管不易实现集成，而平面型场效应管的电极都在器件一侧表面，所以对于需要集成的功率场效应管，应该做成平面型器件。
本发明要解决的是现有技术存在的上述技术问题，旨在提供一种适用于集成电路的碳化硅平面型功率场效应晶体管，在保持导通电流足够大的基础上，通过resurf技术和增加低掺杂区的方法，使平面型器件表面电场尽可能均匀分布，以提高器件的阻断电压。
为达到上述目的，本发明提供了一种碳化硅平面型功率场效应晶体管，包括源极、栅极、漏极、氧化层、n+源区、p+接触区、p阱、n-栅下漂移区、n外延层、n+漏区、n-漏极下漂移区和p衬底，其特征在于n-漏极下漂移区是采用离子注入工艺在p衬底内形成的低浓度n型掺杂区；n+漏区是采用离子注入工艺在n外延层中形成的高浓度n型掺杂区；n外延层是采用化学气相沉积或者离子注入的方式形成于p衬底上的n型掺杂区；n-栅下漂移区是采用高温离子注入工艺在n外延层内形成的低浓度n型掺杂区；p阱是采用高温离子注入工艺在p衬底内形成的p型掺杂区；p+接触区是采用高温离子注入工艺在p阱内远离n外延层处形成的高浓度p型掺杂区；n+源区是采用离子注入工艺在p阱内形成的高浓度n型掺杂区；氧化层是采用lpecvd电极或者热氧化工艺形成于部分区域的p阱之上的氧化物；漏极是淀积在部分区域的n+漏区之上的金属；栅极是淀积在部分区域的氧化层之上的n型金属；源极是淀积在全部区域的p+接触区和部分区域的n+源区之上的金属。
上述方案中，所述n-漏极下漂移区位于n外延层靠近n+漏区一侧下方，掺杂浓度在1e16cm-3～9e16cm-3之间。
上述方案中，所述p衬底掺杂浓度为1e16cm-3～3e16cm-3。
上述方案中，所述n+漏区和n+源区(5)掺杂浓度均为1e18cm-3～2e19cm-3。
上述方案中，所述n外延层在靠近p阱一侧厚度为0.3μm～0.9μm，在靠近n+漏区一侧厚度为0.9μm～1.2μm，其浓度为5e16cm-3～2e17cm-3。
上述方案中，所述漏极和源极通过欧姆接触与下方半导体形成接触。
上述方案中，所述氧化层是通过氮化处理提升氧化层界面质量，其厚度为0.05μm～0.1μm。
上述方案中，所述栅极的覆盖区域小于氧化层，并通过离子注入及推进退火工艺提升其导电性。
上述方案中，所述p+接触区通过高温活退火工艺实现载流子的激活，掺杂浓度为5e18cm-3～2e19cm-3。
本发明具有以下有益效果：
本发明提出的适用于集成电路的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节和在衬底靠近漏区部分进行低浓度n型掺杂，使器件击穿时电场分布非常均匀，没有特别陡峭的电场尖峰。
本发明提出的适用于集成电路的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节和在衬底靠近漏区部分进行低浓度n型掺杂，使器件击穿电压得以提高。
本发明提出的适用于集成电路的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节和在衬底靠近漏区部分进行低浓度n型掺杂，使器件在漂移区长度为5μm的条件下，击穿电压达到1146v。
本发明提出的适用于集成电路的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节和在衬底靠近漏区部分进行低浓度n型掺杂，可作为功率集成电路中的开关器件使用。
附图说明
图1为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管的结构示意图。
图2为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管击穿时的电势分布图。
图3为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管击穿时的电场强度分布图。
图4为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管击穿时漂移区距离表面0.1μm处的电场强度水平分量分布曲线。
图5为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管导通时的输出特性曲线，即不同栅极电压下漏极电流随漏极电压的变化曲线。
图6为本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管漏极电压为60v时的传输特性曲线，即漏极电流随栅极电压的变化曲线。
具体实施方式
为使本发明的目的、技术方案和有点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本发明提出的适用于集成电路的碳化硅平面型功率场效应晶体管，通过对漂移区靠近栅极部分的掺杂浓度和厚度调节，使器件阻断电压较高时漂移区绝大部分被p型衬底耗尽，且漂移区靠近栅极附近耗尽区电荷浓度较低，从而整个漂移区的电场变化率很小，电场分布均匀；又通过在衬底靠近漏区部分进行低浓度n型掺杂，使器件在衬底的电场强度变化率很小，电场分布均匀，防止漏极与衬底之间过早发生击穿。
参照图1，本发明提供的适用于集成电路的碳化硅平面型功率场效应晶体管的结构示意图，该场效应管包括源极1、栅极2、漏极3、氧化层4、n+源区5、p+接触区6、p阱7、n-栅下漂移区8、n外延层9、n+漏区10、n-漏极下漂移区11和p衬底12。
n-漏极下漂移区11是在衬底右上角区域通过高温离子注入工艺形成的n型低掺杂区，制作时先注入离子形成横向宽度为3μm，纵向高度为4.5μm，掺杂浓度为5e16cm-3的n型掺杂区；然后再在右上角区域注入离子形成横向宽度为2μm，纵向高度为0.5μm，掺杂浓度为1e17cm-3的n型掺杂区；后者所形成的区域为n外延层9的一部分，不包括在n-漏极下漂移区11之内。
n+源区5、p+接触区6、p阱7、n-栅下漂移区8、n外延层9、n+漏区10都是在衬底上通过化学气相沉积的方法沉积一层0.5μm厚的碳化硅，然后进行不同掺杂而形成的。
新生成的碳化硅层靠右区域，横向长度为5μm，掺杂浓度为1e17cm-3连同之前在衬底掺杂形成的部分一起构成n外延层9。
p阱7通过高温离子注入形成，并通过高温激活退火工艺实现载流子的载流子的激活，位于左边，其横向宽度为4μm，纵向高度为1.5μm，p型掺杂浓度为1e17cm-3。
n+源区5通过在p阱7内高温离子注入形成，并通过高温激活退火工艺实现载流子的载流子的激活，n型掺杂浓度为1e18cm-3～1e19cm-3。
n+漏区10通过在n外延层9内高温离子注入形成，并通过高温激活退火工艺实现载流子的载流子的激活，n型掺杂浓度为1e18cm-3～1e19cm-3。
氧化层4是采用lpecvd淀积或者热氧化工艺形成的位于n+源区5和p阱7部分区域之上的，并通过氮化处理提升氧化层界面质量，其厚度一般为0.05μm至0.1μm。
源极1和漏极3是通过金属淀积的方式形成于半导体表面的，并在800℃～1000℃下退火3～5分钟，以形成良好欧姆接触。
栅极2是采用pecvd工艺形成于部分氧化层4之上，且其覆盖区域小于氧化层4，通过离子注入及推进退火工艺提升其导电性。
本发明在传统mosfet器件结构中，在漂移区和衬底合理分布n型低掺杂区，并合理设计漂移区厚度和各区域的掺杂浓度，使器件具有更高的阻断电压和导通电流。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。