具有集成二极管的碳化硅MOSFET器件及其制造方法与流程

本公开涉及具有集成二极管的碳化硅mosfet器件及其制造方法。

背景技术：

众所周知，垂直导电mosfet(“金属氧化物半导体场效应晶体管”)晶体管通常用作同步整流器，例如在具有桥式配置的应用中，例如dc/dc转换器。

特别地，由碳化硅(sic)制成的mosfet晶体管由于其降低的功率损耗和更小尺寸的特性而近来已经被提供。

在图1和图2中示出了由碳化硅形成的mosfet晶体管(在下文中，也被定义为器件1)的一个示例。

具体而言，器件1包括具有第一导电类型(例如，n型)的具有上表面2a和下表面2b的碳化硅本体2。

典型地，本体2由衬底17(形成下表面22b)和外延层16(形成上表面22a)形成。本体2容纳第一本体区域3和第二本体区域5，第一本体区域3和第二本体区域5具有第二类型的导电类型(在本例中被认为是p型)，被布置为彼此间隔一距离并且在平行于参考系xyz的第一轴y的方向上延伸；此外，本体区域3、5从上表面2a延伸到本体2的内部(在平行于参考系xyz的第二轴z的方向上)。

本体区域3、5由此面向上表面2a在本体2中界定中间区域15。

本体区域3、5分别容纳从上表面2a延伸到本体区域3、5的内部的n型的第一源极区域4和第二源极区域6。

p型并具有高掺杂水平的多个富集区域7a-7d从本体2的第一表面2a延伸到源极区域4、6的内部，与后者相比到达更深的深度，但与本体区域3、5的深度相比更小。具体地，富集区域7a-7d包括第一富集区域7a和7c(图2)，所述第一富集区域7a和7c延伸穿过第一源极区域4并且在平行于参考系xyz的第三轴x的方向上相互对准。此外，富集区域7a-7d包括第二富集区域7b和7d，所述第二富集区域7b和7d延伸穿过第二源极区域6并且在平行于第三轴x的方向上相互对准(如具体可以在图2中看到的那样)。

如图1所示，例如氧化硅(sio2)的绝缘区域8在上表面2a上方延伸。详细而言，绝缘区域8在中间区域15的顶部延伸，并且部分地在两个本体区域3、5的一端的顶部以及两个源极区域4、6的一端的顶部延伸。

多晶硅的导电区域9在绝缘区域8上方延伸。例如氧化硅的电介质层10覆盖导电区域9的顶部和侧面。

绝缘区域8、导电区域9和电介质层10形成隔离栅极区域12；导电区域9还电耦合到器件1的栅极端子g。

此外，上金属化层13(用虚线示出)在整个上表面2a上方延伸，并且下金属化层11在整个下表面2b上方延伸，从而确保器件1的电连接和操作。

特别地，上金属化层13与源极区域4、6接触地形成器件1的源极端子s。

下金属化层11与本体2接触地形成器件1的漏极端子d。

本体2和下金属化层11之间的接合部在器件1内部形成被称为“本体-漏极二极管”的二极管，其可以在一些应用中根据需要在导通阶段中交替地操作到器件1，例如，当器件1在桥配置中使用时。

图1和图2所示的解决方案有一些缺点。

事实上，器件1中的本体-漏极二极管具有高开关时间、高压降(大于2v)并且可以发射电磁辐射，从而降低器件1的性能。

为了解决所列出的问题并提高器件1的效率，已经提出了各种解决方案。

例如，提出的一种解决方案是与mosfet晶体管并联并且在同一封装体中形成例如肖特基或jbs(结-势垒肖特基)型的二极管；事实上，通过该并联结构，可以在具有桥式配置的应用中改善mosfet晶体管的性能特性。但是，这样的解决方案体积大且经济成本高，因此不适用于所有应用。

美国专利7,071,062a2描述了一种mosfet器件，其中肖特基二极管与mos晶体管集成在同一硅本体中。然而，该专利中描述的解决方案，特别是其中呈现的工艺流程不能立即应用于碳化硅器件，因为碳化硅的激活的温度非常高(高于1600℃)并且可能会损坏属于隔离栅极区域12的多晶硅的导电区域。

在专利us2013/0313570a1中，提出了一种碳化硅mosfet器件，其结构与美国专利7,071,062中所述的结构类似；在us2013/0313570a1的情况下，在mosfet晶体管中，在与第一金属化层接触的本体区域中形成肖特基类型的接触，并且在与第二金属化层接触的源极区域中形成欧姆接触。两个金属化层使用不同的金属形成。然而，该解决方案不允许mosfet器件的基本单元的尺寸的降低，因为其教导了在这些基本单元内形成肖特基接触。

技术实现要素：

根据本公开的至少一个实施例，一种集成mosfet器件包括：

具有第一导电类型的碳化硅的本体，具有第一表面和第二表面；

具有第二导电类型的第一本体区域，所述第一本体区域从所述第一表面延伸到所述本体中；

结型场效应晶体管(jfet)区域，与所述第一本体区域相邻且面向所述第一表面；

具有第一导电类型的第一源极区域，从所述第一表面延伸到所述第一本体区域中；

隔离栅极结构，在所述第一表面上方延伸并且部分地位于所述第一本体区域、所述第一源极区域和所述jfet区域上方；

具有第二导电类型的注入结构，从所述第一表面延伸到所述jfet区域中；和

在所述第一表面上方延伸的第一金属化层，所述第一金属化层与所述注入结构以及所述jfet区域直接接触并形成包括所述注入结构和所述jfet区域的结-势垒肖特基(jbs)二极管。

根据本公开的至少一个实施例，制造方法包括：

在具有第一导电类型、第一表面和第二表面的碳化硅本体中形成第一本体区域，所述第一本体区域具有第二导电类型并且从所述第一表面延伸到所述本体中，所述第一本体区域界定所述本体的jfet区域，所述jfet区域从所述第一表面延伸；

形成具有第一导电类型的第一源极区域，其从所述第一表面延伸到所述第一本体区域中；

在所述jfet区域内从所述第一表面开始形成具有所述第二导电类型的注入结构；

在所述第一表面上的部分地位于所述第一本体区域、所述第一源极区域和所述jfet区域上方的位置处形成隔离栅极结构；和

在所述第一表面上形成与所述注入结构和所述jfet区域直接接触的第一金属化层，所述第一金属化层与所述注入结构和所述jfet区域形成jbs二极管。

附图说明

为了理解本公开，现在将参考附图纯粹通过非限制性示例来描述其中的一些优选实施例，其中：

图1示出了已知器件的横截面透视图；

图2示出了从图1中的器件上方观察的视图；

图3示出了根据一个实施例的mosfet器件的横截面透视图；

图4示出了从图3中的mosfet器件上方观察的视图；

图5示出了图3和图4中的mosfet器件的等效电路图；

图6示出了图3和图4中的mosfet器件以及标准mosfet晶体管的电特性；

图7至图11示出了在连续制造步骤中图3和图4中的器件的横截面透视图；

图12示出了根据另一实施例的器件的横截面透视图；

图13示出了从图12的器件上方观察的视图；

图14示出了根据另一实施例的器件的横截面透视图；

图15示出了从根据图14的器件上方观察的视图；和

图16示出了本器件的一个替代实施例的从上方观察的视图，为清楚起见去除了层。

具体实施方式

图3至图5示出了包括与mosfet晶体管54并联的mosfet晶体管54和jbs(结-势垒肖特基)二极管53的器件20(具体参见图5中的等效电路图)。

如在图3和图4中详细示出的那样，器件20在此形成在具有上表面22a和下表面22b的具有第一导电类型(例如，n型)的碳化硅的本体22中。

本体22由衬底47(限定下表面22b)和外延层46(限定上表面22a)形成。

本体22容纳第一本体区域23和第二本体区域25，第一本体区域23和第二本体区域25具有第二导电类型(例如，p型)、被布置为彼此间隔开一距离并且沿平行于参考系xyz的第一轴y的方向延伸；此外，本体区域23、25从上表面22a延伸到本体22的内部(在平行于参考系xyz的第二轴z的方向上)。

因此，本体区域23、25在本体22内界定中间区域，该中间区域以下被称为面向上表面22a的jfet(结型场效应晶体管)区域35。jfet区域35容纳从上表面22a延伸到本体22的内部的多个p型注入区域40。

注入区域40具有在平行于参考系xyz的第三轴x的方向上的小于本体区域23、25之间距离的宽度w1以及在平行于第一轴y的方向上的长度l。例如，宽度w1可以在0.5μm与5μm之间的范围内，特别是等于1μm，并且长度l可以在0.5μm与5μm之间的范围内，特别是等于1μm。注入区域40在与第一轴y平行的方向上相互对准，并在它们之间界定jfet区域35的多个中间接触部分37；此外，每个注入区域40在与第一轴y平行的方向上与随后的注入区域40和前一个注入区域40等间隔(例如，每个注入区域40可以与相邻注入区域隔开一距离，该距离在0.5μm和5μm之间的范围内，特别是等于1μm)。

本体区域23、25分别容纳从上表面22a延伸到本体区域23、25的内部的n型的第一源极区域24和第二源极区域26。

p型并具有高掺杂水平(例如，大于5·10¹⁸原子/cm³)的多个富集区域27a-27d，从本体22的第一表面22a延伸到源极区域24、26的内部，达比源极区域24、26更深的深度，但与本体区域23、25的深度相比较小。

特别地，富集区域27a-27d包括第一富集区域27a和27c(图4)以及第二富集区域27b和27d，第一富集区域27a和27c延伸通过第一源极区域24并且在平行于第一轴y的方向上相互对准，第二富集区域27b和27d延伸通过第二源极区域26并且在平行于第一轴y的方向上相互对准(如特别可以在图4中看到的那样)。

在所示的示例性实施例中，第一富集区域27a、27c相对于第二富集区域27b、27d在y方向上偏移了半步(如可以在图4中看到的那样)。如图3所示，例如氧化硅(sio2)的第一绝缘区域28和第二绝缘区域31在上表面22a上延伸，形成栅极氧化物区域。

详细地说，第一绝缘区域28部分地位于注入区域40上方，在第一jfet部分38a的顶部上以及部分地在第一源极区域24和第一本体区域23的顶部上延伸。以类似的方式，第二绝缘区域31部分地位于注入区域40上方，在第二jfet部分38b的顶部上以及部分地在第二源极区域26和第二本体区域25的顶部上延伸。

形成多晶硅栅极区域的第一导电区域29和第二导电区域32分别在第一绝缘区域28和第二绝缘区域31上方延伸并且电耦合到器件20的栅极端子g。例如氧化硅的第一电介质区域30和第二电介质区域33分别在第一导电区域29和第二导电区域32上方延伸并且覆盖它们的顶部和侧面。

第一绝缘区域28、第一导电区域29和第一电介质区域30形成第一隔离栅极区域36a；第二绝缘区域31、第二导电区域32和第二电介质区域33形成第二隔离栅极区域36b。第一隔离栅极区域36a和第二隔离栅极区域36b形成栅极结构39。

如特别在图4中可见，第一隔离栅极区域36a和第二隔离栅极区域36b彼此以一定距离延伸，并且通过具有宽度w2的间隙45相互隔开，间隙45的宽度w2例如小于注入区域40的宽度w1。

此外，上金属化层43(在图3中以透明示出)在整个上表面22a上方延伸，并且下金属化层44在整个下表面22b上方延伸，从而允许器件20的电连接和操作。

具体而言，下金属化层44与本体22接触地形成器件20的漏极端子d。

上金属化层43形成器件20的源极端子s，与源极区域24、26直接接触；此外，上金属化层43在隔离栅极区域36a、36b之间在间隙45内延伸，在间隙45内上金属化层43与jfet区域35中的注入区域40接触，在此形成欧姆接触，并且与中间接触部分37接触，在此形成肖特基接触。图3至图4中的器件20(等效电路图可以在图5中看到)因此形成与mosfet晶体管54并联的jbs二极管53，mosfet晶体管54由本体22、源极区域24、26和栅极结构39形成。

参考图5，jbs二极管53的阴极端子耦合到第一导电节点56，并且其阳极端子耦合到第二导电节点58。例如，第一导电节点56可以是电源节点，第二导电节点可以耦合到地线。作为替代方案，如果器件20被用在桥结构中，则导电节点56、58可以在参考电位(例如电源线)处连接到第一线路，在参考电位(地线)处连接到负载和/或连接到第二线路。

mosfet晶体管54具有被设计为接收控制信号s1的栅极端子g、耦合到第一导电节点56的漏极端子d以及耦合到第二导电节点58的源极端子s。此外，源极端子s与mosfet晶体管54的本体区域23、25短路。

此外，如图所示，jbs二极管53由图3和图4中的上金属化层43之间的电接触、注入区域40和中间部分37形成。

在使用中，在第一阶段，控制信号s1为高并命令mosfet晶体管54导通；结果，mosfet晶体管54导通，允许电流i通过mosfet晶体管54从第一导电节点56流到第二导电节点58。在该第一阶段中，jbs二极管53不导通。

在第二阶段中，控制信号s1为低并且mosfet晶体管54截止。相比之下，在该第二阶段中，jbs二极管53导通，并且因此电流i'可以通过jbs二极管53从第二导电节点58流到第一导电节点56。

在该模式中，器件20可以有利地用于其中期望mosfet晶体管54和jbs二极管53交替工作的桥结构中。

所描述的器件20提供以下优点。由于存在允许降低器件的点燃电压的图5中的jbs二极管53，所以具有高效率，如图6所示，示出了在常规mosfet晶体管的情况下(曲线a)和在器件20(曲线b)情况下的电压-电流特性。

此外，与分立解决方案相比，所描述的器件20提供了降低的制造成本，其中mosfet晶体管和二极管设置在分离的晶片内并且重新结合在同一封装体中。

图3和图4中的器件20可以如图7至图11所示制造。

在图7中，通过已知的掩模和注入技术，以形成本体区域23、25的方式将p型的掺杂离子物质(例如铝)注入到本体22中。具体而言，注入可以包括在各种注入能量下的注入序列。

例如，这些注入可以在5·10¹³和5·10¹⁴个原子/cm²之间的范围内的剂量进行，特别是等于1·10¹⁴个原子/cm²，注入能量在20kev和600kev之间的范围内。以这种方式，在本体22内部，在本体区域23、25之间形成jfet区域35。

随后，在图8中，使用已知的掩模和注入技术，以如下方式执行n型掺杂离子物质例如氮或磷的注入，以便在第一本体区域23中形成第一源极区域24以及在第二本体区域25中形成第二源极区域26。例如，该注入可以在5·10¹⁴和1·10¹⁶原子/cm²之间的范围内的剂量进行，特别是等于5·10¹⁵原子/cm²，其中注入能量例如在20kev和300kev之间的范围内。

参照图9，使用单个掩模，通过已知掩模和注入技术同时将p型掺杂离子物质(例如铝)注入到注入区域40和注入富集区域27a-27d中。例如，该注入可以在5·10¹⁴和1·10¹⁶原子/cm²之间的范围内的剂量下进行，特别是等于5·e¹⁵原子/cm²(注入能量在20kev和300kev之间的范围内)。

随后，进行激活步骤，其中将本体22加热到高温(例如在1600℃和1800℃之间的范围内，特别是1700℃)以获得掺杂离子物质的激活并完成注入工艺。如此形成的注入区域40和富集区域27a-27d与本体区域23、25相比表现出更高的掺杂水平。

因此，在图10中，使用已知的沉积技术，旨在形成绝缘区域28、31的栅极氧化物层41(例如氧化硅的绝缘材料)沉积在整个上表面22a上方。随后，在栅极氧化物层41的一个表面上并且在其整个延伸部分上方，沉积旨在形成导电区域29、32(例如多晶硅的导电材料)的栅极层42。

随后，在图11中，根据已知的光刻技术限定栅极层42和氧化物层41，由此形成绝缘区域28、31和导电区域29、32。详细地说，用于绝缘区域28、31和导电区域29、32的光刻限定的掩模相对于注入区域40和富集区域27a-27d的对准通过共同的“零层”技术来进行，即利用非有源区域中的专用沟槽。

随后，在如此形成的结构的顶部上，通过已知的沉积和限定技术沉积并限定绝缘层(未示出)，以形成电介质区域30、33。由此获得第一隔离栅极结构36a和第二隔离栅极结构36b，并因此获得栅极结构39。

因此，使用已知的沉积和限定技术，将下金属化层44沉积在下表面22b上，并将上金属化层43沉积在上表面22a上。因此随后执行通常的最后步骤，包括形成钝化层、切割等，以这种方式获得图3和图4中的器件20。

以这种方式，可以在形成隔离栅极区域36a、36b之前以集成在器件中的方式形成图5中的jbs二极管53，并且碳化硅的高激活温度不存在损坏上方的多晶硅结构的风险。

这是通过仅修改三个掩模获得的：富集掩模，其允许注入区域40和富集区域27a-27d同时形成；用于导电层29、32的掩模，其导致形成两个物理分离的隔离栅极区域36a、36b；以及用于接触的掩模，这允许在隔离栅极区域36a、36b之间去除电介质层(其形成电介质层区域30、33)以用于与jbs二极管(图5中的53)的接触。

在器件20中，当本体-漏极二极管直接偏置时，欧姆接触的区域与肖特基接触的区域之间的比率决定了mosfet晶体管的电特性的斜率和点火点；结果，通过改变该比率，可以改变器件20的特性。特别是，可以通过修改这些区域的相对尺寸或通过修改mosfet器件的几何形状来改变该比率。

就此而言，图12至图16示出了具有各种几何形状的实施例，目的是获得不同的电特性。

具体地，图12和图13示出了本器件的另一实施例，这里用附图标记60表示该器件，其中注入区域40被单个注入区域80代替，并且与器件20的注入区域40的横向延伸相比具有较小的宽度w1'(在平行第三轴x的方向上)。

器件60相当于图3和图4中的器件20，其中与参考图3和图4描述和示出的部件相似的部件在图12和图13中以附图标记增加40的方式示出并且将不进一步描述。

详细地说，器件60的注入区域80的宽度w1'与隔离栅极区域(在此用76a、76b表示)之间的距离(图13中的w2')相比较小，并且与器件20相比较其在更大的长度上延伸(在平行于第一轴y的方向上)。例如，器件60的注入区域80可实际上在器件60的整个长度上方(在平行于第一轴y的方向上)延伸。作为替代，如果需要的话，注入区域80可以在沿着其长度的一些点处被中断，或者可以仅在器件20的长度的一部分(沿y方向)上方延伸。

在图12和图13中的器件60中，包括在注入区域80的边缘与隔离栅极区域76a、76b的边缘之间的jfet区域75的部分因此形成横向接触区域78a、78b。

实际上，注入区域80具有在本体62的jfet区域75内部延伸并且面向上表面62a的薄条形状；此外，横向接触区域78a、78b没有被隔离栅极区域76a、76b覆盖并且与上金属化层83直接接触。

因此，在这种情况下，中间接触部分37缺失并且在上金属化层83和横向接触部分78a、78b之间形成肖特基接触。此外，以与器件20的注入区域40类似的方式，注入区域80与上金属化层83形成欧姆接触。

图14和图15示出了本器件的另一实施例，这里用附图标记90表示该器件，其包括这里用110表示的多个注入区域，该多个注入区域的宽度与在图3和图4中的多个注入区域40的横向延伸相比较小。

在器件90中，类似于参考图3和图4所示和所述的部件在图14和图15中以附图标记增加70的方式示出，并且将不再进一步描述。

在器件90中，类似于图12和图13中的器件60，注入区域110在与第三轴x平行的方向上具有宽度w1″，该宽度w1″相对于在这里用106a、106b表示的隔离栅极区域之间的距离w2″更小。相比之下，以类似于图3和图4的方式，注入区域110被对准并且在平行于第一轴y的方向上被等距地放置。

结果，在器件90中存在中间接触区域107和横向接触区域108a、108b。

因此，同样在这种情况下，器件90同时具有肖特基接触(在上金属化层113和中间接触区域107以及横向接触区域108a、108b之间)以及欧姆接触(在上金属化层113和注入区域110之间)。

图16示出了mosfet器件的不同实施例，这里用附图标记130表示该mosfet器件，其具有六边形单元的配置。在图16中，为了图的清晰，上金属化层(图1中的13)未示出。

器件130在概念上类似于图3和图4中的器件20；因此，通过附图标记增加110的方式在图15中示出与器件20共有的元件。

具体而言，具有第一导电类型的碳化硅本体132容纳p型的多个注入区域150。

每个注入区域150由一系列六边形框架150a形成，所述一系列六边形框架150a在平行于第三轴x的方向上彼此对准地设置，并且每个具有彼此相对并且在平行于第一轴y的方向上定向的一对横向侧面144。每个六边形框架150a的横向侧面144在两个相邻的六边形框架150a的横向侧面144处邻接(或者换句话说，两个相邻的六边形框架150a共享横向侧面144)，因此形成多个平行第三轴x延伸的条形。每个六边形框架150a以同心方式并以间隙包围本体区域133'和源极区域134'；此外，每隔一个六边形框架150a内存在一个富集区域137'。

详细地说，(p型的)每个本体区域133'都是六边形的，并且在其内部容纳(n型的)相应的源极区域134'，它们也是六边形的，但具有比本体区域133'小的面积。(p型的)富集区域137'每隔一个源极区域134'设置，且设置在源极区域134'内部，并且富集区域137'也具有六边形形状，但是具有比相应源极区域134'更小的面积。本体区域133'、源极区域134'和富集区域137'进一步是同心的并且具有相互平行的侧面。

在容纳六边形框架150a的本体132的每个区域的顶部上，存在器件130的相应的隔离栅极区域，这里用附图标记146'表示。以类似于之前附图的方式，每个栅极结构146'包括绝缘区域、导电区域和电介质区域(未示出)。

与相应六边形框架150a的周长相比每个隔离栅极区域146'具有拥有更小外周长的六边形环的形状；此外，当从顶部看时，每个隔离栅极区域146'与相应的六边形框架150a以及相应的本体区域133'、源极区域134'和富集区域137'(如果提供的话)是同心的。详细地，每个隔离栅极区域146'被叠加到相应的本体区域133'的面向第一表面的部分(图16中看到的环形区域)和相应的源极区域134'的外围部分上。结果，面对第一表面和富集区域137'(如果存在的话)的源极区域134'的内部部分未被隔离栅极区域146'覆盖并且与第一金属化层(未示出)直接接触，以与参照图3至图4讨论的类似的方式形成jbs二极管(图5中的53)。

在相邻的一对注入区域150的条形部分之间，存在不具有注入区域但是容纳本体区域133″、源极区域134″和富集区域137″的本体132的部分。本体区域133″、源极区域134″和富集区域137″以与本体区域133'、源极区域134'和富集区域137'类似的方式设置，但在平行于第三轴x的方向上偏移半步。在本体区域133″和源极区域134″的顶部上，存在具有与上述隔离栅极区域146'完全相同的形状和布置的隔离栅极区域146″。

以这种方式，在注入区域150的侧面，本体132的部分存在面向本体本身的第一表面。本体132的这些部分形成类似于图3至图4中的jfet区域35的jfet区域145。实际上，jfet区域145具有六边形环的形状，在图16中从上方观察时，其包围隔离栅极区域146'、146″。

其结果是以类似于针对器件20、60和90所描述的方式，与jfet区域145和注入区域150直接接触的金属化层(未示出)形成jbs二极管。

最后，清楚的是，修改和变型可以应用于这里描述和示出的器件和工艺，而不偏离本公开的保护范围。

特别地，隔离栅极结构可以具有不同的形状；例如它们可以具有与图16中所示形状不同的圆形或多边形形状。

此外，在图16的实施例中，注入区域150的部分可以从每个六边形框架150a的角部沿着平行于第一轴y的方向延伸至相邻条状部分的对应角部。实际上，以这种方式，注入区域150不再形成条状，而是在整个xy平面上以蜂窝状延伸。

无论是关于它们的横向延伸(方向y)还是关于它们的交错，富集区域27a-27d也可以以与所示出的方式不同的方式设置。

上面描述的各种实施例可以被组合以提供进一步的实施例。可以参考上述说明书对实施例做出这些和其他改变。通常，在下面的权利要求中，所使用的术语不应该被解释为将权利要求限制为说明书和权利要求书中公开的具体实施方式，而是应该被解释为包括所有可能的实施例以及全部范围内的等同物。因此，权利要求不受本公开的限制。