存储装置的制作方法

本申请享有以日本专利申请2018-45703号(申请日：2018年3月13日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

实施方式涉及一种存储装置。

背景技术：

正在推进开发包含三维配置而成的存储单元的存储装置。例如，nand(notand，与非)型非易失性存储装置包含多个电极层、及贯通这些电极层的柱状半导体层，且在半导体层与各电极层之间设置着存储单元。在此种构造的存储装置中，能够通过增加电极层数量来增大存储容量。然而，当电极层增加时，存在导致流经贯通这些电极层的半导体层的单元电流降低的情况。

技术实现要素：

实施方式提供一种能够防止单元电流降低的存储装置。

实施方式的存储装置具备导电层、多个第1电极层、第1半导体层、第1绝缘膜、第2电极层、及半导体基底。多个第1电极层是积层在导电层的上方。第1半导体层沿着从导电层朝向多个第1电极层的第1方向贯通多个第1电极。第1绝缘膜以包围第1半导体层的方式设置在多个第1电极层与第1半导体层之间，且包含沿着从第1半导体层朝向多个第1电极层中的1个第1电极层的第2方向依序设置的第1膜、第2膜及第3膜。第2电极层是设置在多个第1电极层中最靠近导电层的第1电极层与导电层之间。半导体基底在导电层与第1半导体层之间连接在第1半导体层，并沿第1方向贯通第2电极层。与第1半导体层相接的半导体基底的表面和第2膜之间的第1方向上的间隔大于第2方向上的第3膜的膜厚。第1半导体层的被第1绝缘膜包围的部分的外周在第2方向上的最小宽度与第1半导体层的将最靠近的第1电极贯通的部分的外周的所述第2方向的第1宽度大致相同。第1半导体层位于半导体基底与第1绝缘膜之间的水平面的外周的第2方向上的第2宽度与第1宽度大致相同或者大于第1宽度，且小于将第1半导体层的贯通最靠近的第1电极的部分覆盖的第1绝缘膜的第2方向上的外周的第3宽度。

附图说明

图1是示意性地表示第1实施方式的存储装置的立体图。

图2(a)及(b)是表示第1实施方式的存储装置的示意剖视图。

图3是示意性地表示第1实施方式的存储装置的局部剖视图。

图4(a)～(c)、图5(a)～(c)、图6(a)及(b)、图7(a)及(b)、图8(a)及(b)、图9(a)及(b)、图10(a)及(b)、图11(a)及(b)、图12(a)及(b)、图13(a)及(b)、图14(a)及(b)是表示第1实施方式的存储装置的制造过程的示意剖视图。

图15是表示第1实施方式的变化例的存储装置的示意剖视图。

图16是表示第1实施方式的变化例的存储装置的示意剖视图。

图17是表示第1实施方式的变化例的存储装置的示意剖视图。

图18(a)及(b)、图19(a)及(b)、图20(a)及(b)、图21(a)及(b)、图22(a)及(b)、图23(a)及(b)、图24(a)及(b)、图25(a)及(b)、图26(a)及(b)是表示第2实施方式的存储装置的制造过程的示意剖视图。

图27是表示第3实施方式的存储装置的示意剖视图。

图28(a)及(b)、图29(a)及(b)、图30(a)及(b)、图31(a)及(b)、图32(a)及(b)是表示第3实施方式的存储装置的制造过程的示意剖视图。

具体实施方式

以下，一面参照附图，一面对实施方式进行说明。对附图中的相同部分标注相同编号，适当省略其详细说明，而对不同部分进行说明。此外，附图是示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等不限于与实物相同。另外，即便在表示相同部分的情况下，也存在因附图而相互的尺寸或比率不同地表示的情况。

进而，使用各图中所示的x轴、y轴及z轴，对各部分的配置及构成进行说明。x轴、y轴、z轴是相互正交，分别表示x方向、y方向、z方向。另外，存在将z方向作为上方，将其相反方向作为下方进行说明的情况。

[第1实施方式]

图1是示意性地表示第1实施方式的存储装置1的立体图。存储装置1例如是nand型闪速存储器装置，包含三维配置而成的存储单元。此外，在图1中，省略了将相邻的构成要素间电绝缘的绝缘膜。

如图1所示，存储装置1包含导电层(以下称为源极层sl)、选择栅极sgs、字线wl1、字线wl2、及选择栅极sgd。选择栅极sgs、字线wl1、wl2及选择栅极sgd是积层在源极层sl之上。源极层sl、选择栅极sgs、字线wl1、wl2及选择栅极sgd通过未图示的层间绝缘膜相互电绝缘。另外，字线wl1及wl2的积层数并不限定于图1所示的例子。

存储装置1包含存储单元区域mcr及引出区域hur。在存储单元区域mcr设置着多个柱状体pb。柱状体pb分别包含柱状部pb1、pb2及连接部jp。进而，在柱状体pb与源极层sl之间设置着半导体基底sb。

柱状部pb1贯通字线wl1沿z方向延伸。柱状部pb2贯通字线wl2及选择栅极sgd沿z方向延伸。连接部jp将柱状部pb1与柱状部pb2连接。柱状部pb1连接在半导体基底sb。

半导体基底sb贯通选择栅极sgs沿z方向延伸。柱状体pb经由半导体基底sb连接在源极层sl。另外，柱状体pb经由连接插塞vb连接在位线bl。

引出区域hur包含选择栅极sgs、字线wl1、wl2及选择栅极sgd各自的端部。如图1所示，字线wl2及选择栅极sgd的端部设置成阶梯状，且在各自的端部连接着接触插塞cc。接触插塞cc经由连接插塞vc将字线wl2与栅极布线gl之间、及选择栅极sgd与栅极布线gl之间电连接。进而，选择栅极sgs、字线wl1各自的端部也在未图示的部分设置成阶梯状，并经由接触插塞cc、连接插塞vc电连接在栅极布线gl。

引出区域hur还包含柱状支撑体sp。柱状支撑体sp设置在接触插塞cc的附近，将字线wl1、wl2及选择栅极sgd中的至少1个贯通沿z方向延伸。柱状支撑体sp包含贯通字线wl1的下部、贯通字线wl2及选择栅极sgd的上部、及将它们之间连接的连接部jp。

图2(a)及(b)是表示第1实施方式的存储装置1的示意剖视图。图2(a)是柱状体pb的示意剖视图，图2(b)是柱状支撑体sp的示意剖视图。

如图2(a)所示，存储装置1包含层间绝缘膜13、15、23、25及30。层间绝缘膜13设置在源极层sl与选择栅极sgs之间。层间绝缘膜15设置在z方向上相邻的字线wl1之间、选择栅极sgs与字线wl1之间。层间绝缘膜23设置在字线wl1与字线wl2之间，连接部jp位于层间绝缘膜23中。

层间绝缘膜25设置在z方向上相邻的字线wl2之间。进而，层间绝缘膜25设置在字线wl2与层间绝缘膜30之间。层间绝缘膜30覆盖柱状体pb的上端。

柱状体pb包含存储器膜mf、半导体层sf及绝缘性磁芯ca。绝缘性磁芯在柱状体pb的内部沿z方向延伸。半导体层sf包围绝缘性磁芯ca，沿z方向延伸。存储器膜mf位于半导体层sf与字线wl之间，沿着半导体层sf沿z方向延伸。另外，存储器膜mf位于半导体层sf与选择栅极sgd之间。以下，将字线wl1与字线wl2统称地进行说明时表述为字线wl。

半导体层sf在其下端连接在半导体基底sb。半导体基底sb在其下端连接在源极层sl，将半导体层sf与源极层sl电连接。在半导体基底sb与选择栅极sgs之间设置着绝缘膜31。另外，在半导体基底sb与存储器膜mf之间设置着绝缘膜33。

半导体层sf在其上端连接在连接插塞vb。连接插塞vb设置在层间绝缘膜30中，将设置在层间绝缘膜30之上的位线bl与半导体层sf电连接。

存储装置1包含选择晶体管sts、存储单元mc、及选择晶体管std。选择晶体管std设置在半导体层sf与选择栅极sgd交叉的部分。存储单元mc设置在半导体层sf与字线wl交叉的部分。选择晶体管std包含存储器膜mf的一部分作为栅极绝缘膜。另外，存储单元mc包含存储器膜mf的一部分作为电荷保存部。

选择晶体管sts设置在半导体基底sb将选择栅极sgs贯通的部分。设置在半导体基底sb与选择栅极sgs之间的绝缘膜31作为选择晶体管sts的栅极绝缘膜发挥功能。

如图2(b)所示，柱状支撑体sp包含存储器膜mfs、半导体层sfs及绝缘性磁芯cas。柱状支撑体sp经由与柱状体pb相同的过程而形成，且具有类似的构造。存储器膜mfs的材料与柱状体pb的存储器膜mf的材料相同。半导体层sfs的材料与柱状体pb的半导体层sf的材料相同。绝缘性磁芯cas的材料与柱状体pb的绝缘性磁芯ca的材料相同。

柱状支撑体sp是以将引出区域hur中形成为阶梯状的字线wl及选择栅极sgd的端部贯通的方式形成。因此，与柱状支撑体sp交叉的字线wl及选择栅极sgd的数量因设置柱状支撑体sp的位置而不同。也就是说，柱状支撑体sp是以从最下层的字线wl开始计数，至少贯通1条字线wl的方式设置。

柱状支撑体sp的上部是以将填入形成为阶梯状的字线wl的端部的绝缘膜29贯通的方式形成。另外，柱状支撑体sp的上端由设置在绝缘膜29之上的层间绝缘膜30覆盖，从而与上层布线(未图示)电绝缘。

图3是示意性地表示第1实施方式的存储装置1的局部剖视图。图3是表示柱状体pb的下部构造的示意剖视图。

如图3所示，存储器膜mf包含穿隧绝缘膜tn、电荷捕获膜ct、及阻挡绝缘膜blk。电荷捕获膜ct设置在穿隧绝缘膜tn与阻挡绝缘膜blk之间。穿隧绝缘膜tn与半导体层sf相接，阻挡绝缘膜blk与字线wl1及层间绝缘膜15相接。

穿隧绝缘膜tn例如为氧化硅膜，电荷捕获膜ct例如为氮化硅膜。阻挡绝缘膜blk例如为氧化硅膜。另外，阻挡绝缘膜blk也可以包含绝缘性金属氧化物、例如氧化铝等。

实施方式并不限定于该例，例如也可以为浮动栅极构造的存储单元mc。例如，存储器膜mf也可以在位于字线wl与半导体层sf之间的部分包含导电性膜而代替电荷捕获膜ct。导电性膜位于穿隧绝缘膜tn与阻挡绝缘膜blk之间，且在z方向上相互隔开配置。

半导体层sf具有与最下层的字线wlb1交叉的位置上的外周的x方向的宽度ws1、存储器膜mf的下端位置上的外周的x方向的宽度ws2、及由绝缘膜33包围的外周的x方向的宽度ws3。此外，在半导体层sf的水平剖面为大致圆形的情况下，ws1、ws2及ws3是各个位置上的半导体层sf的外径。

此处，ws2是半导体层sf在x方向上的最小宽度，在本实施方式中，与ws1大致相同。另外，ws3与ws2大致相同或者大于ws2。

进而，因半导体基底sb之上设置着绝缘膜33，所以半导体层sf与半导体基底sb相接的面、也就是半导体基底sb的上表面与电荷捕获膜ct的下端之间的间隔t1大于阻挡绝缘膜blk的膜厚tblk。另外，存储器膜mf具有与字线wlb1相接的位置上的外周的x方向的宽度wpb，且ws3小于wpb。

接着，参照图4(a)～图14(b)，对第1实施方式的存储装置1的制造方法进行说明。图4(a)～图14(b)是表示存储装置1的制造过程的示意剖视图。图4(a)～图14(b)表示半导体基底sb及柱状体pb的制造过程，但在本实施方式中，应注意也同时形成柱状支撑体sp。

如图4(a)所示，在将层间绝缘膜13、15、21及牺牲膜17积层在源极层sl之上后，形成存储孔mh1。另外，在成为引出区域hur的部分(未图示)，牺牲膜17的端部形成为阶梯状。

牺牲膜17设置在层间绝缘膜13与层间绝缘膜15b之间、z方向上相邻的层间绝缘膜15之间、层间绝缘膜15t与层间绝缘膜21之间。此处，层间绝缘膜15b是多个层间绝缘膜15中位于最下方的层间绝缘膜15。另外，层间绝缘膜15t是多个层间绝缘膜15中位于最上方的层间绝缘膜15。

存储孔mh1具有从层间绝缘膜21的上表面到达源极层sl的深度。存储孔mh1例如是通过使用各向异性rie(reactiveionetching，反应式离子刻蚀)将层间绝缘膜13、15、21及牺牲膜17选择性地去除而形成。

源极层sl例如是隔着层间绝缘膜(未图示)设置在硅衬底的一部分、或者硅衬底(未图示)之上的多晶硅层。层间绝缘膜13、15及21例如为氧化硅膜。牺牲膜17例如为氮化硅膜。

如图4(b)所示，在存储孔mh1的底部形成半导体基底sb。半导体基底sb例如是在存储孔mh1的底面上所露出的源极层sl之上外延生长而成的硅。

半导体基底sb是以其上表面sbt位于牺牲膜17a与牺牲膜17b之间的水平面的方式形成。此处，牺牲膜17b是多个牺牲膜17中最下层的牺牲膜17。牺牲膜17a是z方向上与牺牲膜17b相邻的牺牲膜17。

如图4(c)所示，在半导体基底sb之上形成绝缘膜33。绝缘膜33例如为氧化硅膜，通过将半导体基底sb的一部分氧化而形成。绝缘膜33是以半导体基底sb的上表面sbt位于牺牲膜17a与牺牲膜17b之间的水平面的方式形成。此外，在将半导体基底sb氧化时，也存在于存储孔mh1的内壁露出的牺牲膜17的一部分也被氧化而形成例如薄氧化膜(未图示)的情况。

如图5(a)所示，形成填入存储孔mh1的内部的牺牲层35。牺牲层35例如是使用cvd(chemicalvapordeposition，化学气相沉积)沉积而成的非晶硅层。

如图5(b)所示，将牺牲层35进行刻蚀，在填入存储孔mh1的牺牲膜35之上形成空间es。空间es是以位于比牺牲膜17t更上方的水平面的方式形成。

如图5(c)所示，形成将空间es横向扩展所得的连接部jp。连接部jp例如是通过使用各向同性的刻蚀方法，将层间绝缘膜21进行刻蚀而形成。

如图6(a)所示，形成填入连接部jp的牺牲层37。牺牲层37例如是使用cvd沉积而成的非晶硅层。

如图6(b)所示，将牺牲层37的一部分去除，使层间绝缘膜21的表面露出。例如，将牺牲层37进行回蚀或者使用cmp(chemicalmechanicalpolishing，化学机械研磨)将牺牲层37的一部分去除，使层间绝缘膜21及牺牲层37的表面平坦化。

如图7(a)所示，在层间绝缘膜21及牺牲层37之上交替地积层层间绝缘膜25与牺牲膜27。层间绝缘膜25例如为氧化硅膜，牺牲膜27例如为氮化硅膜。此处，如果层间绝缘膜21及层间绝缘膜25均为氧化硅膜，那么两者被一体化。在以下的图中，作为将层间绝缘膜21及25一体化而成的层间绝缘膜23进行说明。

如图7(b)所示，形成从层间绝缘膜25t的上表面连通至牺牲层37的存储孔mh2。存储孔mh2例如是通过使用各向异性rie将层间绝缘膜25及牺牲膜27选择地去除而形成。层间绝缘膜25t是多个层间绝缘膜25中位于最上方的层间绝缘膜25。

如图8(a)所示，形成将存储孔mh1与存储孔mh2一体化而成的存储孔mh。存储孔mh是通过经由存储孔mh2将牺牲层35及37选择性地去除而形成。牺牲层35及37例如是使用湿式刻蚀而被去除。

此时，绝缘膜33保护半导体基底sb免受牺牲层35及37的刻蚀液伤害。由此，能够避免半导体基底sb被刻蚀，其上表面sbt(参照图4(c))的位置降低从而靠近选择栅极sgs(参照图2)。但是，应注意如果半导体基底sb的上表面位置相对于选择栅极sgs的容许度较大，那么能够省略绝缘膜33的形成。

在本实施方式中，通过将存储孔mh1与存储孔mh2连接，能够容易地形成从层间绝缘膜25t到达绝缘膜33的存储孔mh。例如，在存储孔mh的纵横比(深度/底面的直径)大的情况下，难以形成深度方向上具有均一直径的存储孔mh。在本实施方式中，通过将纵横比小的存储孔mh1及存储孔mh2连接，能够实现具有所需的高纵横比的存储孔mh。进而，通过在存储孔mh1与存储孔mh2之间设置具有扩大的直径的连接部jp，而容易将存储孔mh2相对于存储孔mh1对准。

如图8(b)所示，在存储孔mh的内面上形成存储器膜mf与半导体层sf1。存储器膜mf包含依序积层在存储孔mh的内面上的阻挡绝缘膜blk、电荷捕获膜ct及穿隧绝缘膜tn(参照图3)。半导体层sf1例如为非晶硅层。半导体层sf1积层在存储器膜mf上，以在存储孔mh的内部留出空间的方式形成。

如图9(a)所示，在存储孔mh的底面，将存储器膜mf、半导体层sf及绝缘膜33各自的一部分选择性地去除。存储器膜mf、半导体层sf及绝缘膜33例如是使用各向异性rie选择性地去除。由此，半导体基底sb在存储孔mh的底面露出。存储孔mh的底面位于半导体基底sb的内部，且在半导体基底sb形成着凹部(凹槽部)。

如图9(b)所示，通过将在存储孔mh的壁面露出的存储器膜mf的下端及绝缘膜33的一部分选择性地去除，来使存储孔mh的底部横向扩展。存储器膜mf及绝缘膜33各自的一部分例如是使用各向同性的干式刻蚀而去除。

如图10(a)所示，存储孔mh的底部是以其x方向的宽度wmb与牺牲膜17a的水平面上的半导体层sf1的外周的x方向的宽度ws1大致相同或大于所述宽度ws1的方式扩展。

如图10(b)所示，在存储孔mh的内面上形成半导体层sf2。半导体层sf2例如为非晶硅层。半导体层sf2形成在半导体层sf1之上，且在存储孔mh的底面上与半导体基底sb相接。半导体层sf2与半导体基底sb之间的接触面积大于形成在半导体基底sb的凹槽部的面积。

半导体层sf2在存储孔mh的扩展所得的底部与例如并未受到各向异性rie所产生的损伤的半导体基底sb的表面相接。由此，能够降低半导体层sf(参照图10(b))与半导体基底sb之间的接触电阻。

如图11(a)所示，形成将半导体层sf1与半导体层sf2一体化而成的半导体层sf。半导体层sf例如是通过利用热处理使作为非晶硅层的半导体层sf1及sf2变化成多晶硅层而形成。

如图11(b)所示，形成嵌入存储孔mh的内部中的绝缘性磁芯ca。绝缘性磁芯ca例如是使用cvd沉积而成的氧化硅。

如图12(a)所示，形成将层间绝缘膜13、15、23及牺牲膜17截断的狭缝st。狭缝st例如是通过使用各向异性rie，将层间绝缘膜13、15、23及牺牲膜17选择性地去除而形成。狭缝st具有从层间绝缘膜25t(参照图9(b))的上表面到达源极层sl的深度，并沿x方向延伸。也就是说，狭缝st也将未图示的层间绝缘膜25及牺牲膜27截断。

如图12(b)所示，将牺牲膜17选择性地去除，在层间绝缘膜13与层间绝缘膜15之间、z方向上相邻的层间绝缘膜15之间、及层间绝缘膜15与层间绝缘膜23之间形成空间17s。牺牲膜17例如是通过经由狭缝st供给刻蚀液而被去除。此时，牺牲膜17相对于层间绝缘膜13、15及23被选择性地去除。另外，在未图示的部分，也将牺牲膜27选择性地去除。

柱状体pb在存储单元区域mcr支撑层间绝缘膜15、23及25，保持层间绝缘膜间的空间。另外，柱状支撑体sp(参照图3)在引出区域hur支撑层间绝缘膜15、23及25，保持层间绝缘膜间的空间。

如图13(a)所示，在半导体基底sb的侧面上形成绝缘膜31。绝缘膜31例如为氧化硅膜，通过经由空间17bs将半导体基底sb的一部分氧化而形成。此时，在狭缝st的底面露出的源极层sl的一部分也被氧化而形成绝缘膜39。此处，空间17bs是通过将最靠近源极层sl的位置的牺牲膜17b去除而形成，且半导体基底sb的侧面的一部分在其内部露出。

如图13(b)所示，在空间17s(参照图12(b))的内部形成金属层43。金属层43例如是使用cvd而沉积，且包含钨(w)。金属层43的原料气体是经由狭缝st供给至空间17s的内部。

如图14(a)所示，将金属层43沉积在狭缝st的内面的部分去除，形成字线wl1及选择栅极sgs。另外，在未图示的部分也形成字线wl2及选择栅极sgd。

如图14(b)所示，在狭缝st的内部形成源极接点li。源极接点li在狭缝st的底面连接在源极层sl。源极接点li例如为钨(w)等的金属，并将源极层sl与上层的布线(未图示)电连接。

源极接点li通过绝缘膜45而与字线wl、选择栅极sgs及sgd电绝缘。绝缘膜45例如为氧化硅膜，且设置在狭缝st的内壁上。

接下来，形成分别连接在字线wl、选择栅极sgs及sgd的接触插塞cc及上层的布线(参照图1)，从而完成存储装置1。

图15是表示第1实施方式的变化例的存储装置2的示意剖视图。图15是柱状体pb的下部的示意剖视图。

如图15所示，在存储装置2中，半导体层sf的下端处的外周的x方向的宽度ws4设置为小于与字线wlb1交叉的部分的外周的x方向的宽度ws1。也就是说，存储器膜mf具有朝向绝缘性磁芯ca延伸的下端mfb，且半导体膜sf及绝缘性磁芯的贯通绝缘膜33的部分的总宽也形成为较窄。此种构造例如是通过省略图9(b)所示的使存储孔mh的底部横向扩展的步骤而形成。

在存储装置2中，例如存在当从存储单元mc读出数据时流经半导体层sf的电流(以下称为单元电流)被存储器膜mf的下端mfb及绝缘膜33阻挡的情况。相对于此，在图3所示的存储装置1中，存储器膜mf的下端mfb被去除，进而，半导体膜sf贯通绝缘膜33的部分被横向扩展。由此，半导体层sf与半导体基底sb之间的通道电阻降低，从而能够增大单元电流。

图16是表示第1实施方式的变化例的存储装置3的示意剖视图。图16是柱状体pb的下部的示意剖视图。

如图16所示，在存储装置3中，位于半导体基底sb与存储器膜mf之间的半导体层sf的下部是以与层间绝缘膜15相接的方式设置。另外，半导体层sf在存储器膜mf的下端处的外周的x方向的宽度ws2(参照图3)与半导体层sf和字线wlb1交叉的部分的外周的x方向的宽度ws1大致相同。此种构造例如是通过在图9(b)所示将存储孔mh的底部扩展的步骤中，将绝缘膜33及存储器膜mf的下端mfb(参照图15)完全地去除而形成。

半导体层sf与层间绝缘膜15相接的外周的x方向的宽度ws3与字线wlb1的水平面处的存储器膜mf的外周的x方向的宽度wmh大致相同，或大于所述宽度wmh。另外，半导体基底sb的上表面与电荷捕获膜ct的下端之间的间隔t2大于存储器膜mf的膜厚tmf。例如，如果存储孔mh的水平剖面为大致圆形，那么wmh为存储孔mh的直径。

在存储装置3中，将半导体层sf在存储器膜mf的下端处的外周的宽度ws3设为与字线wlb1的水平面处的半导体层sf的外周的宽度ws1大致相同，进而，将半导体层sf位于存储器膜mf与半导体基底sb之间的部分横向扩展，由此，能够降低半导体层sf与半导体基底sb之间的通道电阻，从而增大单元电流。

图17是表示第1实施方式的变化例的存储装置4的示意剖视图。图17是表示柱状体pb及源极接点li的下部的示意剖视图。

如图17所示，存储装置4中未设置半导体基底sb，且半导体层sf直接连接在源极层sl。进而，将半导体层sf在存储器膜mf的下端处的外周的x方向的宽度ws3设为和与选择栅极sgs交叉的水平面处的半导体层sf的外周的x方向的宽度ws1大致相同，将半导体层sf与源极层sl相接的部分横向扩展。另外，存储器膜mf的下端位于源极层sl与选择栅极sgs之间的水平面。

存储装置4例如能够通过省略图4(b)及(c)所示的半导体基底sb的形成及绝缘膜33的形成而形成。另外，在图9(b)所示将存储孔mh的底部扩展的步骤中，将存储器膜mf的下端mfb(参照图15)完全地去除。由此，半导体层sf与源极层sl相接的部分的外周的最大宽度ws5例如形成为与选择栅极sgs的水平面处的存储器膜mf的外周的x方向的宽度wmh大致相同，或大于所述宽度wmh。

在存储装置4中，也能够降低半导体层sf的下端的通道电阻。另外，半导体层sf的一部分与源极层sl的未受到rie造成的损伤的部分相接，所以能够降低半导体层sf与源极层sl之间的接触电阻。由此，能够增大从半导体层sf经由源极层sl流入源极接点li的单元电流icel。

如上所述，在本实施方式中，将存储器膜mf的下端mfb及绝缘膜33局部去除，将存储孔mh的底部扩展。由此，能够降低设置在存储孔mh的内部的半导体层sf的电阻。例如，即便字线wl的积层数增多，存储单元mc的通道长度整体变长，也能够通过降低半导体层sf的下部中的通道电阻来防止单元电流降低。

[第2实施方式]

图18～图26是表示第2实施方式的存储装置5(参照图26)的制造过程的示意剖视图。各图是表示柱状体pb及柱状支撑体sp的制造过程的示意剖视图。

如图18(a)所示，将层间绝缘膜13、15、21及牺牲膜17积层在源极层sl之上。牺牲膜17设置在层间绝缘膜13与层间绝缘膜15b之间、z方向上相邻的层间绝缘膜15之间、及层间绝缘膜15t与层间绝缘膜21之间。

如图18(b)所示，在成为引出区域hur的部分形成支撑孔hr。支撑孔hr具有从层间绝缘膜21的上表面到达源极层sl的深度。接下来，将支撑孔hr的底面上露出的源极层sl氧化，形成绝缘膜53。绝缘膜53例如为氧化硅膜。

在该过程中，支撑孔hr的内壁上露出的牺牲膜17的端面也被氧化而形成绝缘膜55。牺牲膜17例如为氮化硅膜，绝缘膜55例如为氧化硅膜。绝缘膜53例如也可以使用cvd，沉积在支撑孔hr的内面上。

如图19(a)所示，在成为存储单元区域mcr的部分形成存储孔mh1。存储孔mh1具有从层间绝缘膜21的上表面到达源极层sl的深度。

存储孔mh1例如是通过使用抗蚀剂掩模57将层间绝缘膜13、15、21及牺牲膜17选择性地去除而形成。在此期间内，如图19(b)所示，支撑孔hr由抗蚀剂掩模57保护。

如图20(a)所示，在存储孔mh1的底部形成半导体基底sb。使半导体基底sb在存储孔mh1的底部上露出的源极层sl之上外延生长。如图20(b)所示，源极层sl未在支撑孔hr的内部露出，所以未形成半导体基底sb。

进而，在存储孔mh1中将半导体基底sb氧化，形成绝缘膜33。在支撑孔hr中，源极层sl及牺牲膜17进行氧化，绝缘膜53及55的膜厚变厚。在此期间内，存储孔mh1的内壁上露出的牺牲膜17也被氧化，但在图20(a)及后续图中，省略形成在存储孔mh1内的牺牲膜17的端面上的绝缘膜。

如图21(a)所示，在牺牲膜17t之上形成层间绝缘膜23、25及牺牲膜27，形成具有从层间绝缘膜25t的上表面到达绝缘膜33的深度的存储孔mh。在层间绝缘膜23的内部形成连接部jp。该过程与图5(a)～图8(a)所示的制造过程相同。

如图21(b)所示，在引出区域hur形成具有从层间绝缘膜25t的上表面到达绝缘膜53的深度的支撑孔hr。

如图22(a)所示，将存储器膜mf及半导体层sf1积层在存储孔mh的内面上。存储器膜mf例如具有将阻挡绝缘膜blk、电荷捕获膜ct及穿隧绝缘膜tn积层而成的构造(参照图3)。半导体层sf1例如为非晶硅层，且形成在存储器膜mf之上。

如图22(b)所示，也在支撑孔hr的内面上形成存储器膜mf及半导体层sf1。

如图23(a)所示，在存储孔mh的底面将半导体层sf1、存储器膜mf及绝缘膜33各自的一部分选择性地去除。由此，使半导体基底sb的一部分在存储孔mh的底面露出。

如图23(b)所示，也在支撑孔hr的底面将半导体层sf1、存储器膜mf及绝缘膜53各自的一部分选择性地去除。绝缘膜53具有不使源极层sl在支撑孔hr的底面露出的厚度。

如图24(a)所示，将存储器膜mf的下端及绝缘膜33各自的一部分去除，将存储孔mh的底部横向扩展。

另外，如图24(b)所示，也在支撑孔hr的底部将存储器膜mf的下端及绝缘膜53的一部分去除。也在该过程之后，将绝缘膜53以插入到支撑孔hr的底部与源极层sl之间的方式设置。

如图25(a)所示，形成将存储孔mh的内面覆盖的半导体层sf2。半导体层sf2以与半导体基底sb及半导体层sf1相接的方式形成。

如图25(b)所示，形成将支撑孔hr的内面覆盖的半导体层sf2。在支撑孔hr中，插入有绝缘膜53，所以，半导体层sf2不会连接在源极层sl。

如图26(a)所示，在形成将半导体层sf1及sf2一体化而成的半导体层sf后，在存储孔mh的内部形成绝缘性磁芯ca。半导体层sf1及sf2例如通过热处理而转换成多晶硅层，从而一体化。将盖层sc嵌入到绝缘性磁芯ca之上。盖层sc例如为非晶硅层。

另外，如图26(b)所示，也在支撑孔hr的内部形成半导体层sf、绝缘性磁芯ca及盖层sc。半导体层sf通过绝缘膜53而与源极层sl电绝缘。

以下，通过图12(a)～14(b)所示的制造过程形成字线wl、选择栅极sgs及sgd。在本实施方式中，设置在柱状支撑体sp的内部的半导体层sf通过绝缘膜53而与源极层sl电绝缘。例如，即便存在因掩模对准的位置偏移等而导致接触插塞cc与半导体层sf相接的情况，也能够维持源极层sl与接触插塞cc之间的电绝缘。

[第3实施方式]

图27是表示第3实施方式的存储装置6的示意剖视图。图27是表示柱状体pb的剖面的模式图。在存储装置6中，在位于比连接部jp更下方的柱状部pb1与位于比连接部jp更上方的柱状部pb2之间，存储器膜mf的构造不同。

如图27所示，在柱状部pb1，阻挡绝缘膜blk分别设置在电荷捕获膜ct与各字线wl1之间，且在z方向上相互隔开。相对于此，在柱状部pb2，阻挡绝缘膜blk以在电荷捕获膜ct与字线wl2之间沿z方向连续地延伸的方式设置。电荷捕获膜ct及穿隧绝缘膜tn以沿着半导体层sf在z方向上延伸的方式设置。

接着，参照图28(a)～图32(b)对第3实施方式的存储装置6的制造方法进行说明。图28(a)～图32(b)是表示存储装置6的制造过程的示意剖视图。

如图28(a)所示，在形成着半导体基底sb的存储孔mh1的内部，形成绝缘膜33及阻挡绝缘膜blk1。绝缘膜33例如为氧化硅膜，通过将半导体基底sb的一部分氧化而形成。阻挡绝缘膜blk1例如为氧化硅膜，通过将存储孔mh1的内壁上露出的牺牲膜17氧化而形成。绝缘膜33及阻挡绝缘膜blk1是同时形成，且各自的膜厚通过半导体基底sb及牺牲膜17的氧化时间来进行控制。

如图28(b)所示，在存储孔mh1的内部形成牺牲层35之后形成连接部jp，并在该连接部jp的内部形成牺牲层37(参照图5(a)～图6(b))。牺牲层35及37例如为非晶硅层。

如图29(a)所示，在层间绝缘膜21及牺牲层37之上交替地积层层间绝缘膜25及牺牲膜27后，形成存储孔mh2。存储孔mh2以从最上层的层间绝缘膜25t的上表面连通至牺牲层37的方式形成。

如图29(b)所示，在存储孔mh2的内壁上形成阻挡绝缘膜blk2。阻挡绝缘膜blk2例如为氧化硅膜。阻挡绝缘膜blk2通过以将存储孔mh2的内面及层间绝缘膜25t的上表面覆盖的方式形成后，将沉积在存储孔mh2的底面上的部分及沉积在层间绝缘膜25t的上表面的部分选择性地去除而形成。阻挡绝缘膜blk2例如使用各向异性rie而选择性地去除。

如图30(a)所示，将嵌入到存储孔mh1中的牺牲层35及嵌入到连接部jp中的牺牲层37选择性地去除。由此，形成将存储孔mh1、连接部jp及存储孔mh2一体化而成的存储孔mh。

如图30(b)所示，在存储孔mh的内面上依序形成电荷捕获膜ct、穿隧绝缘膜tn及半导体层sf1。电荷捕获膜ct例如为氮化硅膜，穿隧绝缘膜tn例如为氧化硅膜。半导体层sf1例如为非晶硅层。

如图31(a)所示，在存储孔mh的底面，将半导体层sf1、穿隧绝缘膜tn、电荷捕获膜ct及绝缘膜33各自的一部分选择性地去除，使半导体基底sb的一部分露出。

如图31(b)所示，将穿隧绝缘膜tn及电荷捕获膜ct各自的下端、及绝缘膜33的一部分去除，将存储孔mh的下端横向扩展。

如图32(a)所示，形成将存储孔mh的内面覆盖的半导体层sf2。半导体层sf2例如为非晶硅层，且与半导体层sf1相接。另外，半导体层sf2以在存储孔mh的下端，与半导体基底sb相接的方式形成。

如图32(b)所示，在形成将半导体层sf1及sf2一体化而成的半导体层sf后，在存储孔mh的内部形成绝缘性磁芯ca。进而，通过图12(a)～14(b)所示的制造过程，形成字线wl、选择栅极sgs及sgd。

在本实施方式中，在柱状部pb1及柱状部pb2分别形成阻挡绝缘膜blk1与阻挡绝缘膜blk2。由此，能够在各柱状部pb1及pb2分别独立地控制存储器膜mf的电特性。例如，能够缩小柱状部pb1及pb2各自的外径差异造成的耦合比之差。

已对本发明的若干实施方式进行了说明，但这些实施方式是作为例子而提出，并无意图限定发明的范围。这些新颖的实施方式能够以其它各种方式实施，且能够在不脱离发明主旨的范围内进行各种省略、替换、变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明与其均等的范围内。