接收器模块的制作方法

本发明涉及一种接收器模块。

背景技术：

接收器模块在光电耦合器中是充分已知的。简单的光电耦合器具有发送器模块和接收器模块，其中，这两个模块是电隔离、但光耦合的。由us4996577已知这种实施方式。

由de102016001387a1已知作为接收器模块的光运行的电压源和mos晶体管结构。

技术实现要素：

在该背景下，本发明的任务在于说明一种扩展现有技术的设备。

该任务通过根据本发明的接收器模块来解决。在说明书中描述了本发明的有利构型。

根据本发明的主题提供一种接收器模块。

该接收器模块包括光运行的电压源，其中，电压源包括具有上侧和下侧的第一堆叠，并且该电压源基于堆叠状布置的iii-v族半导体层构造在非硅衬底的上侧上。

在第一堆叠的上侧上构造有第一电连接接通部，并且在非硅衬底的下侧上构造有第二电连接接通部。

在两个连接接通部之间存在如下电压：该电压借助光入射到第一堆叠的上侧上而产生。

接收器模块包括第二堆叠，该第二堆叠具有包括iii-v族半导体层的fet晶体管结构。

fet晶体管结构包括控制连接端——即栅极连接端、漏极连接端和源极连接端。

fet晶体管结构构造成自导通的场效应晶体管。

控制连接端与所述两个连接接通部中的一个连接，并且漏极连接端与所述两个连接接通部中的另一个连接。

在此，如果所产生的电压下降到低于阈值，则自导通的场效应晶体管使电压源的两个连接接通部短接。

应说明的是，该阈值优选相应于等于场效应晶体管的阈值电压。高于阈值电压时，则晶体管关断，也就是说，晶体管的沟道由栅极上存在的电压所耗尽并且失去导电能力，反之亦然。

此外应说明的是，用于产生电压的电压源包括由iii-v族材料构成的至少一个pn二极管或pin二极管。在此，二极管的带隙构造得比入射到第一堆叠上侧上的光的能量更小。

可以理解，对于自导通的n沟道场效应晶体管，例如必须施加负的栅极电压(例如-2v)，以便使fet晶体管截止。

应说明的是，非硅衬底优选包括iii-v族材料或由iii-v族材料构成——例如gaas或inp，或非硅衬底尤其包括ge或由ge构成。

一个优点是，在黑暗情况(dunkelfall)下，借助与电压源的输出端并联连接的fet晶体管显著加速了电压源上的电压降，其方式是：控制电压在关断之后立即下降到低于阈值电压。由此，fet晶体管导通并且使两个连接接通部短接。电压源上的电荷迅速降低。

另一优点是，晶体管可以构造得非常小、即构造成具有小的栅极宽度。优选地，该栅极宽度低于0.3mm，最优选低于0.1mm。“栅极宽度”的概念在此等同于“栅极宽”的表述。已经表明，通过构造小的fet晶体管，在接通光之后，电压的上升仅稍微延长。优选地，晶体管的栅极长度小于栅极宽度。栅极长度尤其处于50μm至0.2μm之间的范围内。

在一种扩展方案中，漏极连接端与第一连接接通部连接，控制连接端与第二连接接通部连接。优选地，在控制连接端与源极连接端之间添加(eingeschleift)有肖特基二极管。优选地，肖特基二极管包括iii-v族半导体层并且与电压源单片地集成，并且该肖特基二极管尤其构造在第二堆叠的上侧上。

在另一扩展方案中，场效应晶体管构造成自导通的n沟道fet晶体管或构造成自导通的p沟道fet晶体管。

优选地，第一连接接通部加载有正电位，并且第二连接接通部加载有负电位。

在一种实施方式中，第一连接接通部与第一输出连接端连接，并且源极连接端与第二输出连接端连接。在这两个输出连接端之间存在输出电压。只要借助直流光(gleichlicht)照射第一堆叠，则存在直流电压形式的输出电压。如果借助交流光(wechsellicht)照射第一堆叠，则存在交流电压形式的输出电压。

在一种实施方式中，在第一堆叠的上侧上的部分区域中，fet结构构造成具有上侧和下侧的第二堆叠。优选地，所述两个堆叠的iii-v族半导体层单片地集成。

在另一实施方式中，第一堆叠具有四边形的形状，其中，第一堆叠的侧面在非硅衬底的上侧上回缩(zurückversetzen)，使得形成环绕的阶梯状的第一凸肩。优选地，环绕第一堆叠的阶梯面构造得大小相同。

在一种扩展方案中，第二堆叠在第一堆叠的上侧上从边缘回缩，使得形成环绕的阶梯状的第二凸肩，其中，与第一堆叠相比，第二堆叠具有小得多的基面，并且所述第二堆叠非对称地布置在第一堆叠的表面上。优选地，第一堆叠包括0.5mm至4mm之间范围内的边长。优选地，第二堆叠包括0.05mm至0.3mm之间的边长。

在一种实施方式中，在fet晶体管结构上布置有不透明的层，以便保护fet晶体管结构免受光入射的影响。优选地，在第二堆叠的下侧上构造有第一iii-v族绝缘层，以便使fet晶体管结构与电压源电隔离。在一种扩展方案中，附加地构造有第二iii-v族绝缘层。

在一种扩展方案中，fet晶体管结构具有第一晶体管层和第二晶体管层，该第一晶体管层布置在绝缘层上方并且构造成沟道层，该第二晶体管层构造在该沟道层上方。

优选地，电压源包括多个pn二极管，其中，在两个彼此相继的pn二极管之间分别构造有一个隧道二极管，并且优选地，所述pn二极管分别具有相同的带隙和/或相同的材料组成。可以理解，对于多个pn二极管的串联电路，电压源的输出电压增大。

此外可以理解，如果不借助场效应晶体管来耗散电荷，则在多个二极管的串联电路的情况下，电压的衰减尤其显著减慢。

在一种扩展方案中，在控制连接端与源极连接端之间不添加二极管——尤其肖特基二极管。在此，两个连接接通部分别与各自配属的输出连接端直接连接。

由此，不使控制连接端上的电位相对于源极连接端偏置。尽管如此，只要在电压源上存在运行电压，则场效应晶体管截止，其方式是：在漏极连接端与控制连接端之间借助所施加的运行电压使沟道的一部分保持关断。

一个优点是：可以避免肖特基二极管上或二极管上的电压降，改善了衰减特性，并且可以更加成本有利地制造接收器模块。

在一种扩展方案中，第二连接接通部与第二输出连接端连接。

在另一扩展方案中，控制连接端与源极连接端彼此短接。

在一种扩展方案中，在控制连接端与源极连接端之间添加有肖特基二极管。

在另一扩展方案中，第一堆叠布置在第二堆叠上，其中，第一堆叠从边缘回缩，使得形成两个环绕的阶梯状的凸肩，并且第一堆叠具有比第一堆叠小得多的基面。

在一种实施方式中，第一堆叠横向地布置在第二堆叠旁边，并且在两个堆叠之间形成填充的沟槽。

可以理解，二极管构造成晶体管结构。

附图说明

以下参照附图进一步阐述本发明。在此，同种类的部分借助相同附图标记标注。所示的实施方式是高度示意性的，也就是说，距离以及横向和纵向延伸不是按比例的，并且只要未特别说明，彼此也不具有可推导出的几何关系。在此示出：

图1以第一实施方式示出接收器模块；

图2示出具有n沟道fet晶体管的接收器模块的等效电路图，该接收器模块补充有肖特基二极管；

图3示出接收器模块的电压变化过程；

图4示出具有p沟道fet晶体管的接收器模块的等效电路图，该接收器模块补充有肖特基二极管；

图5在不具有肖特基二极管的情况下示出具有n沟道fet晶体管的接收器模块的等效电路图；

图6在不具有肖特基二极管的情况下示出具有p沟道fet晶体管的接收器模块的等效电路图；

图7以第二实施方式示出接收器模块；

图8以第三实施方式示出接收器模块。

可以理解，在所有实施方式中，替代肖特基二极管，也可以构造有普通二极管。

具体实施方式

图1以第一实施方式示出接收器模块em。优选地，这种接收器模块em作为未示出的光电耦合器的一部分与发送部分一起集成在共同的壳体中。

接收器模块em在第一堆叠sp1中包括光运行的电压源sp，该电压源基于堆叠状布置的iii-v族半导体层构造。第一堆叠sp1包括上侧osp1和下侧usp1并且借助下侧usp1布置在非硅衬底nssub的上侧os1上。

电压源sp在非硅衬底nssub的下侧us1上具有第一电连接接通部k1。在iii-v族半导体层的堆叠的上侧osp1上构造有第二电连接接通部k2。光l的入射仅发生在该堆叠的上侧osp1上。

电压源sp包括置于非硅衬底上的第一二极管d1和第二二极管d2。在第一二极管d1与第二二极管d2之间构造有隧道二极管t1。两个二极管d1与d2借助隧道二极管t1串联连接。换句话说，两个二极管d1与d2的部分电压相加。

在光l入射到第一堆叠sp1的上侧上时，在两个连接接通部k1与k2之间存在借助光l产生的电压。

尤其为了避免在侧面处短接，电压源sp的层、即第一堆叠sp1相对于非硅衬底nssub在所有侧边处回缩，使得形成环绕的阶梯状的第一凸肩stu1。

在第一堆叠sp1的上侧osp1上构造有第二堆叠sp2，该第二堆叠具有包括iii-v族半导体层的fet晶体管结构fet1。第二堆叠sp2具有上侧osp2和下侧usp2。

fet晶体管结构fet1——在此构造成自导通的n沟道场效应晶体管——包括控制连接端g1、漏极连接端dr1和源极连接端s1。

与第一堆叠sp1相比，第二堆叠sp2具有小得多的基面，并且所述第二堆叠非对称地布置在第一堆叠sp1的表面osp1上，也就是说，相对于上侧osp1的边缘不同远地间隔开。

因此，第二堆叠sp2相对于第一堆叠sp1的边缘在所有侧边处回缩，使得形成环绕的阶梯状的第二凸肩stu2。

在第二堆叠sp2的下侧上构造有iii-v族绝缘层iso1，以便使fet晶体管结构fet1与电压源sp电隔离。

在绝缘层iso1上方布置有构造成沟道层的第一晶体管层ts1。在该沟道层上方构造有第二晶体管层ts2。

漏极连接端dr1与第一连接接通部k1并且与第一输出连接端out1连接。控制连接端g1与第二连接接通部k2连接，源极连接端s1与第二输出连接端out2连接。

在控制连接端g1与源极连接端s1之间添加有肖特基二极管skyd1。

如果所产生的电压下降到低于阈值、即低于场效应晶体管的阈值电压，则场效应晶体管使两个连接接通部k1与k2短接或使两个输出连接端out1与out2短接。

在图2中示出根据第一实施方式的接收器模块em的等效电路图。以下仅阐述与图1所示的实施方式的区别。

肖特基二极管skyd1被添加在控制连接端g1与源极连接端s1之间，以便使控制连接端g1上的电位相对于源极连接端s1预先偏置，也就是说，如果在电压源sp上存在运行电压，则场效应晶体管被截止。

通过添加肖特基二极管skyd1，第二输出连接端out2上的电位相对于第二连接接通部k2上的电位减小了小的电压降，因为肖特基二极管skyd1在运行情况下在正向上极化(gepolt)。

在图3中示出根据第一实施方式的接收器模块em的电压变化过程。以下仅阐述与图1所示的实施方式的区别。

绘制出电压源sp的电压的时间变化过程。在时刻t接通借助光l照射第一堆叠sp1的上侧osp1，并且在时刻t关断关断光l。

附图示出，在时刻t接通电压快速上升直至最大值，并且该电压在关断之后在没有场效应晶体管的情况下具有衰减曲线af1，并且在具有场效应晶体管的情况下具有衰减曲线af2。换句话说，借助场效应晶体管显著改善电压源的衰减特性。

在图4中示出具有p沟道fet晶体管的接收器模块的等效电路图，该接收器模块补充有肖特基二极管。以下仅阐述与图1中示出的实施方式的区别。

fet晶体管结构fet1在此构造成自导通的p沟道场效应晶体管。

控制连接端g1与第一连接接通部k1连接，并且源极连接端s1与第一输出连接端out1连接。

在控制连接端g1与源极连接端s1之间添加有肖特基二极管skyd1，以便使控制连接端g1上的电位相对于源极连接端s1偏置，也就是说，如果在电压源sp上存在运行电压，则场效应晶体管截止。

通过添加肖特基二极管skyd1，第一输出连接端out1上的电位相对于第二连接接通部k1上的电位减小了小的电压降，因为肖特基二极管skyd1在运行情况下在正向上极化。

漏极连接端dr1与第二连接接通部k2连接并且与第二输出连接端out2连接。

如果所产生的电压下降到低于阈值——即低于场效应晶体管的阈值电压，则场效应晶体管就使两个连接接通部k1与k2短接、或者说使两个输出连接端out1与out2短接。

在图5中，在不具有肖特基二极管的情况下示出具有n沟道fet晶体管的接收器模块em的等效电路图。以下仅阐述与图2中示出的实施方式的区别。

在n沟道fet晶体管fet1的控制连接端g1与源极连接端s1之间删去肖特基二极管skyd1，也就是说，不使控制连接端g1上的电位相对于源极连接端s1偏置。尽管如此，只要在电压源sp上存在运行电压，则场效应晶体管截止，其方式是：在漏极连接端dr1与控制连接端g1之间借助所施加的运行电压使沟道的一部分保持关断。

在图6中，在不具有肖特基二极管的情况下示出图4中示出的具有p沟道fet晶体管的接收器模块em的等效电路图。以下仅阐述与图4中示出的实施方式的区别。

在p沟道fet晶体管fet1的控制连接端g1与源极连接端s1之间删去肖特基二极管skyd1，也就是说，不使控制连接端g1上的电位相对于源极连接端s1偏置。尽管如此，只要在电压源sp上存在运行电压，场效应晶体管就截止，其方式是：在漏极连接端dr1与控制连接端g1之间借助所施加的运行电压使沟道的一部分保持断开。

图7以第二实施方式示出接收器模块em。以下仅阐述与图1中示出的实施方式的区别。

接收器模块em的第一堆叠sp1布置在第二堆叠sp2上。第二堆叠布置在非硅衬底nssub上。

第二堆叠sp2在横向上构造得比第一堆叠sp1大并且包括构造在非硅衬底上的、优选半绝缘的iii-v族半导体层ega。iii-v族半导体层ega尤其包括gaas或由gaas构成。

在iii-v族半导体层ega上构造有整面的沟道层chl。在沟道层chl上构造有横向结构化的、能够导电的iii-v族晶体管层ts3。在晶体管层ts3上构造有漏极连接端dr1和源极连接端s1。在漏极连接端dr1与源极连接端s1之间，在沟道层chl上构造有控制连接端g1。在一种未示出的实施方式中，在漏极连接端dr1与源极连接端s1之间并且在控制连接端g1下方的区域中构造有绝缘层，该绝缘层优选包括电介质——例如铪氧化物和/或硅氧化物和/或硅氮化物。

图8以第三实施方式示出接收器模块em。以下仅阐述与图1或图7中示出的实施方式的区别。

接收器模块em的第一堆叠sp1横向地布置在第二堆叠sp2旁边，其中，第二堆叠sp1下方的层序列相应于第一堆叠sp1的层序列。两个堆叠sp1和sp2分别布置在共同的非硅衬底nssub上。

在两个堆叠sp1与sp2之间构造有沟槽isog，其中，该沟槽isog填充有电隔离材料。优选地，该材料包括电介质——例如铪氧化物和/或硅氧化物和/或硅氮化物。第二连接接通部k2借助印制导线要么与源极连接端s1连接、要么与漏极连接端dr1连接。第一连接接通部k1横向地在第一堆叠sp1旁边直接布置在非硅衬底的表面上。