碳化硅肖特基二极管及其制造方法与流程

本发明属于肖特基二极管技术领域，尤其涉及一种碳化硅肖特基二极管及其制造方法。

背景技术：

碳化硅(sic)作为新一代的宽禁带半导体材料，在功率半导体领域具有极其优异的性能表现，是功率半导体器件发展的前沿和未来方向。sic(碳化硅)是一种由硅(si)和碳(c)构成的化合物半导体材料，具有优越的电学性能，包括宽禁带(2.3～3.3ev)，是si的3倍；高击穿场强(0.8e16～3e16v/cm)，是si的10倍；高饱和漂移速度(2e7cm/s)，si的2.7倍；以及高热导率(4.9w/cmk)，约是si的3.2倍。这些特性使碳化硅材料有禁带宽度大、击穿场强高、热导率大、饱和速度大、最大工作温度高等优良特性，这些优良的性质，使碳化硅电子器件可以在高电压、高发热量、高频率的环境下工作，故而碳化硅被认为是制作高功率电子器的最佳材料与砷化镓、硅相比，碳化硅在高压、高温方面有压倒性的优良性质。

sic肖特基二极管，属于多数载流子器件，该结构的特点是无额外载流子的注入和存储、开关速度快、开关损耗小、因其高的工作结温度和工作电压，以及优良的频率特性，可被用于高功率、高温应用要求的行业，如广泛应用于电动汽车/混合动力汽车等需要进行功率转换的逆变器、转换器、pfc(功率因数校正)电路、以及太阳能、风能等新能源中的整流、逆变等领域、计算机、信息和通信技术和国防。

sic肖特基二极管的导通电阻比si低2～3个数量级，速度的极大提高，充分减小了系统的损耗，其次totalcapacitivecharge(qc)小、可以降低开关损失，实现高速开关，使系统的整体效率获得提高。而且，si快速恢复二极管的trr会随着温度上升而增大，而sic则可以维持大体一定的特性。因此，在1～3.3kv电压范围内开发单极sic肖特基二极管对功率电子应用有很强的吸引力，使之替代现有的硅功率快速恢复二极管成为功率器件电能转换系统发展的趋势，也为节能做出贡献。但是，目前的sic肖特基二极管在制造过程中，容易出现碳化硅晶圆应力过大，而碳化硅晶圆应力过大会导致制造时晶圆碎裂以及获得的sic肖特基二极管反向漏电电流增大、反向击穿电压降低等问题。

技术实现要素：

本发明的目的在于提供一种碳化硅肖特基二极管的制造方法，旨在解决现有碳化硅肖特基二极管制造过程中碳化硅晶圆应力过大而出现的晶圆碎裂、反向漏电电压增大、反向击穿电压降低等问题。

进一步地，本发明还提供一种由上述方法获得的碳化硅肖特基二极管。

本发明是这样实现的：

一种碳化硅肖特基二极管的制造方法，包括以下步骤：

步骤s01.提供包括碳化硅外延层的衬底；

步骤s02.对碳化硅外延层进行标记干法刻蚀处理，在碳化硅外延层表面刻蚀出后续光刻步骤所需的对准套刻图案；

步骤s03.在碳化硅外延层表面分若干次沉积形成掩膜层；

步骤s04.对所述掩膜层进行表面刻蚀处理，获得便于进行p^-注入所述的硬掩膜图案；

步骤s05.对所述碳化硅外延层表面进行p^-注入处理，随后去除所述碳化硅外延层表面的掩膜层；

步骤s06.在步骤s05处理后的碳化硅外延层表面分若干次沉积形成掩膜层；

步骤s07.对步骤s06获得掩膜层进行表面刻蚀处理，获得便于进行p⁺注入所述的硬掩膜图案；

步骤s08.在步骤s07获得的碳化硅外延层表面进行p⁺注入处理，随后去除所述碳化硅外延层表面的掩膜层，并对所述碳化硅外延层进行退火激活处理；

步骤s09.在步骤s08处理后的碳化硅外延层表面分若干次沉积形成隔离介质层；

步骤s10.对所述隔离介质层进行表面刻蚀处理，获得具有接触孔的图案；

步骤s11.在所述接触孔图案表面分若干次沉积形成肖特基金属膜层，并对所述金属膜层进行热处理；

步骤s12.在所述肖特基金属膜层表面沉积形成一层金属膜；

步骤s13.对所述金属膜进行刻蚀处理，露出金属连线的图案；

步骤s14.在步骤s13处理后获得的表面分若干次沉积形成钝化层；

步骤s15.对所述钝化层进行刻蚀处理，获得具有钝化层的图案；

步骤s16.在所述钝化层的图案上形成聚酰亚胺层；

步骤s17.对所述衬底进行减薄处理，同时在减薄处理的衬底表面沉积形成欧姆接触层，并在所述欧姆接触层表面沉积形成背面电极。

以及，一种碳化硅肖特基二极管，该碳化硅肖特基二极管由如上的制造方法获得。

本发明的有益效果如下：

相对于现有技术，本发明提供的碳化硅肖特基二极管的制造方法，在沉积形成掩膜层、隔离介质层、肖特基金属膜层、钝化层等膜层时，将一次沉积形成分成若干次，由此控制和调节碳化硅晶圆的应力，降低其应力集中发生的可能性，使得制造过程中碳化硅晶圆的碎裂率得到极大的降低，由此提高产品的可靠性。

本发明提供的碳化硅肖特基二极管，由于是采用上述的制造方法制造得到，其具有反向漏电电流小、反向击穿电压大等可靠性，使得碳化硅肖特基二极管具有更长的使用寿命。

附图说明

为了更清楚地说明本发明施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的碳化硅肖特基二极管的制造方法步骤s01提供的衬底示意图；

图2是本发明提供的碳化硅肖特基二极管的制造方法步骤s03碳化硅外延层形成掩膜层的示意图；

图3是本发明提供的碳化硅肖特基二极管的制造方法步骤s04掩膜层刻蚀形成硬掩膜图案的示意图；

图4是本发明提供的碳化硅肖特基二极管的制造方法步骤s05碳化硅外延层进行p^-注入处理并去除硬掩膜后的示意图；

图5是本发明提供的碳化硅肖特基二极管的制造方法步骤s06碳化硅外延层形成掩膜层的示意图；

图6是本发明提供的碳化硅肖特基二极管的制造方法步骤s07掩膜层刻蚀形成硬掩膜图案的示意图；

图7是本发明提供的碳化硅肖特基二极管的制造方法步骤s08碳化硅外延层进行p⁺注入处理并去除硬掩膜后的示意图；

图8是本发明提供的碳化硅肖特基二极管的制造方法步骤s09碳化硅外延层形成隔离介质层的示意图；

图9是本发明提供的碳化硅肖特基二极管的制造方法步骤s10对隔离介质层进行刻蚀处理后的示意图；

图10是本发明提供的碳化硅肖特基二极管的制造方法步骤s11形成肖特基金属膜层的示意图；

图11是本发明提供的碳化硅肖特基二极管的制造方法步骤s12形成金属膜的示意图；

图12是本发明提供的碳化硅肖特基二极管的制造方法步骤s13对金属膜进行刻蚀处理的示意图；

图13是本发明提供的碳化硅肖特基二极管的制造方法步骤s14形成钝化层的示意图；

图14是本发明提供的碳化硅肖特基二极管的制造方法步骤s15对钝化层进行刻蚀获得的图案的示意图；

图15是本发明提供的碳化硅肖特基二极管的制造方法步骤s16形成聚酰亚胺层的示意图；

图16是本发明提供的碳化硅肖特基二极管的制造方法步骤s17在衬底表面形成欧姆接触层和背电极的示意图；

其中，11-衬底；12-碳化硅外延层；13-掩膜层；14-p^-注入的离子层；15-p⁺注入的离子层；16-隔离介质层；17-肖特基金属膜层；18-金属膜；19-钝化层；20-聚酰亚胺层；21-欧姆接触层；22-背电极，221-第一背电极层，222-第二背电极层。

具体实施方式

为了使本发明要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明一方面提供一种碳化硅肖特基二极管的制造方法。

请参阅图1～16，该碳化硅肖特基二极管的制造方法包括以下步骤：

步骤s01.提供包括碳化硅外延层12的衬底11，具体请参阅图1；

步骤s02.对碳化硅外延层12进行标记干法刻蚀处理，在碳化硅外延层12表面刻蚀出后续光刻步骤所需的对准套刻图案，具体请参阅图1；

步骤s03.在碳化硅外延层12表面分若干次沉积形成掩膜层13，具体请参阅图2；

步骤s04.对所述掩膜层13进行表面刻蚀处理，获得便于进行p^-注入所述的硬掩膜图案，具体请参阅图3；

步骤s05.对所述碳化硅外延层12表面进行p^-注入处理，使得碳化硅外延层12中注入p^-14，随后去除所述碳化硅外延层表面的硬掩膜，具体请参阅图4；

步骤s06.在步骤s05处理后的碳化硅外延层12表面分若干次沉积形成掩膜层13，具体请参阅图5；

步骤s07.对步骤s06获得的掩膜层13进行表面刻蚀处理，获得便于进行p⁺注入所述的硬掩膜图案，具体请参阅图6；

步骤s08.在步骤s07获得的碳化硅外延层12表面进行p⁺注入处理，使得碳化硅外延层12中注入p⁺15，随后去除所述碳化硅外延层12表面的硬掩膜，并对所述碳化硅外延层12进行退火激活处理，具体请参阅图7；

步骤s09.在步骤s08处理后的碳化硅外延层12表面分若干次沉积形成隔离介质层16，具体请参阅图8；

步骤s10.对所述隔离介质层16进行表面刻蚀处理，获得具有接触孔的图案，具体请参阅图9；

步骤s11.在所述接触孔图案表面分若干次沉积形成肖特基金属膜层17，并对所述肖特基金属膜层17进行热处理，具体请参阅图10；

步骤s12.在所述肖特基金属膜层17表面沉积形成一层金属膜18，具体请参阅图11；

步骤s13.对所述金属膜18进行刻蚀处理，露出金属连线的图案，具体请参阅图12；

步骤s14.在步骤s13处理后获得的表面分若干次沉积形成钝化层19，具体请参阅图13；

步骤s15.对所述钝化层19进行刻蚀处理，获得具有钝化层19的图案，具体请参阅图14；

步骤s16.在所述钝化层19的图案上形成聚酰亚胺层20，具体请参阅图15；

步骤s17.对所述衬底11进行减薄处理，同时在减薄处理的衬底11表面沉积形成欧姆接触层21，并在所述欧姆接触层21表面沉积形成背面电极22(包括第一背电极层221、第二背电极层222)，具体请参阅图16。

下面对上述制造方法做详细的解释说明：

本发明涉及的衬底11为导电性衬底，具体可以是碳化硅衬底、硅衬底、金刚石衬底等，只要是具有导电功能的材料包括导体材料、半导体材料、掺杂的半导体材料，均可以作为本发明的衬底11，其厚度可以在500μm左右，避免在加工过程中发生翘曲。碳化硅外延层12为在衬底12形成的一层材料层，其厚度为3μm～50μm。

在对包括碳化硅外延层12的衬底11进行加工处理前，还包括对碳化硅外延层12表面进行清洁的过程。具体可采用酸洗，并采用去离子水进行反复清洗、氮气吹干等过程。

步骤s02中，采用光刻胶涂布曝光显影，从而在碳化硅外延层12的表面进行标记干法刻蚀处理，由此在碳化硅外延层12的表面刻蚀出深度为0.1μm～2μm、宽度为0.1μm～2μm的后续光刻步骤对准所需的对准套刻图案，并采用去胶工艺将表面的光刻胶去除，同时对碳化硅外延层12表面进行酸洗、水洗、吹干处理。经过标记干法刻蚀工艺，解决了制造过程中光罩无法对准的问题。

步骤s03中，掩膜层13采用化学气相沉积或者等离子体增强型化学气相沉积的方法进行沉积。其沉积的总厚度为0.1μm～3μm，为避免碳化硅晶圆产生应力，需要分成若干次沉积。优选地，沉积的次数为3～10次。如当沉积总厚度为0.1μm的掩膜层13时，可以分三次沉积，第一次沉积0.02μm，第二次沉积0.05μm，第三次沉积0.03μm；又如，当沉积总厚度为3μm的掩膜层13时，可以分十次沉积。

优选地，掩膜层13的材料为二氧化硅、氮化硅中的至少一种，由此可以形成二氧化硅层、氮化硅层、二氧化硅和氮化硅的混合层。

步骤s04中，可以采用光刻胶的涂布曝光显影方式，对掩膜层13进行干法刻蚀，在碳化硅表面刻蚀出宽度为0.1μm～2μm的硬掩膜图案，以利于后续p^-注入。刻蚀结束，采用去胶工艺将表面的光刻胶去除，并进行酸洗、水洗、吹干处理。

步骤s05中，p^-注入处理为在400～500℃的条件下，将铝离子注入碳化硅外延层13中的过程，其注入能量为40kev～2000kev，注入剂量为1e10～1e16，，获得p^-注入的离子层14。注入处理之后，当硬掩膜材料为二氧化硅时，可以采用氟化铵饱和溶液浸泡，以去除碳化硅外延层13表面的硬掩膜；或者当硬掩膜材料为氮化硅时，采用70～80℃的磷酸去除，当硬掩膜材料为混合膜层时，胶体采用氟化铵饱和溶液、70～80℃的磷酸进行去除，最后经酸洗、水洗、吹干处理，进行下一步操作。

步骤s06中，掩膜层13采用化学气相沉积或者等离子体增强型化学气相沉积的方法进行沉积。其沉积的总厚度为0.1μm～3μm，为避免碳化硅晶圆产生应力，需要分成若干次沉积。优选地，沉积的次数为3～10次。如当沉积总厚度为0.1μm的掩膜层13时，可以分三次沉积，第一次沉积0.02μm，第二次沉积0.05μm，第三次沉积0.03μm；又如，当沉积总厚度为3μm的掩膜层13时，可以分十次沉积。

优选地，掩膜层13的材料为二氧化硅、氮化硅中的至少一种，由此可以形成二氧化硅层、氮化硅层、二氧化硅和氮化硅的混合层。步骤s07中，可以采用光刻胶的涂布曝光显影方式，对掩膜层13进行干法刻蚀，在碳化硅表面刻蚀出宽度为0.1μm～2μm的硬掩膜图案，以利于后续p⁺注入。刻蚀结束，采用去胶工艺将表面的光刻胶去除，并进行酸洗、水洗、吹干处理。

步骤s08中，p⁺注入处理为在400～500℃的条件下，将铝离子注入碳化硅外延层13中的过程，其注入能量为40kev～2000kev，注入剂量为1e10～1e16，获得p⁺注入的离子层15。注入处理之后，当硬掩膜材料为二氧化硅时，可以采用氟化铵饱和溶液浸泡，以去除碳化硅外延层13表面的硬掩膜；或者当硬掩膜材料为氮化硅时，采用70～80℃的磷酸去除，当硬掩膜材料为混合膜层时，胶体采用氟化铵饱和溶液、70～80℃的磷酸进行去除，最后经酸洗、水洗、吹干处理，进行下一步操作。

值得注意的是，p⁺注入的剂量大于p^-注入的剂量，以实现具有浓度差。

上述p⁺注入处理后，还包括对所述注入的离子进行退火激活处理。其具体操作如下：(1)在碳化硅外延层13表面进行光刻胶涂布处理，光刻胶的涂布厚度为0.5μm～5μm，并将涂覆的光刻胶置于105～150℃中烘烤30s～80s，烘烤可以在空气中，也可以在氮气氛围中；(2)在衬底11表面进行光刻胶的涂布处理，光刻胶的涂布厚度为0.5μm～5μm，并在氮气等惰性气氛且温度为100～200℃中烘烤30～60min；(3)转移至惰性气氛且温度为1400～1900℃的环境中退火激活10s～6000s；(4)转移至氧气氛围且温度为700～1200℃中氧化处理1～3h，去除碳化硅外延层12和衬底11表面析出的碳，冷却至室温后进行酸洗、水洗、吹干，留待下一步操作。

上述步骤s09中，采用低压化学气相沉积或者等离子体增强型化学气相沉积的方法，在碳化硅外延层12表面沉积隔离介质层16。优选地，分3～5次沉积形成所述隔离介质层16，每次沉积的厚度为100埃～7000埃；所述隔离介质层16为二氧化硅膜层，总厚度为500埃～20000埃。通过分成若干次的沉积方式，避免隔离介质层16的沉积对碳化硅外延层12应力的影响。

对获得的隔离介质层16，还需要对其进行致密化处理，即将其置于800～100℃且充满氮气和氧气混合物的环境中处理0.5～2h。优选地，置于氧化炉管中，该氧化炉管中氮气和氧气的体积比为5～9:1，在该体积比的气氛中，可以得到刻蚀速率较低的薄膜，有利于薄膜在产品表面的台阶覆盖，有利于产品应力的释放，从而提高产品质量。

步骤s10中，采用光刻胶涂布显影方法，对隔离介质层16进行干法刻蚀，刻蚀出具有接触孔的图案。随后采用去胶工艺步骤，对表面的光刻胶尽心去除，并采用酸洗、水洗等确保残留的隔离介质层16表面洁净，以便于后续操作处理。

步骤s11中，采用物理气相沉积方法沉积形成肖特基金属膜层17。优选地，肖特基金属膜层17的材料为钛(ti)、镍(ni)、钼(mo)、钽(ta)中的至少一种。肖特基金属膜层17的总厚度为0.1μm～1.0μm。分1～5次沉积，以调节应力。肖特基金属膜层17沉积结束，还包括对其进行热处理，热处理的条件为在惰性气氛且400～1000℃中保持10s～600s。

步骤s12中，金属膜18可以采用物理气相沉积方法获得。优选地，金属膜18的厚度为1μm～6μm，该金属膜18作为封装打线的压焊点金属，应避免太薄，太薄会导致打线困难，太厚则造成浪费，并且还会导致加工复杂。

优选地，金属膜18的材料为铝(al)、铝硅合金(alsi)、铝硅铜合金(alsicu中的任一种。

步骤s13中，采用光刻胶涂覆工艺，对金属膜18进行湿法刻蚀或者干法刻蚀或者干法和湿法组合刻蚀，由此获得露出金属连线的图案。随后采用去胶工艺，去除表面的光刻胶，并经过酸洗、水洗、吹干处理，以便留待下一步操作。

步骤s14中，采用增强等离子体化学气相沉积方法，沉积一层钝化层19。分3～5次沉积形成所述钝化层19，每次沉积的厚度为100埃～7000埃；所述钝化层19为二氧化硅膜层或氮化硅膜层或者二氧化硅和氮化硅的混合膜层，总厚度为500埃～20000埃。将钝化层19分成若干次沉积，以避免应力集中，同时调节应力的分布。

步骤s15中，采用光刻胶的曝光显影方法，在钝化层19表面进行光刻胶涂布，并利用干法刻蚀，获得钝化层19的图案。随后利用去胶工艺，去除残留的光刻胶，并经酸洗、水洗处理，获得洁净的表面。并采用常见的合金工艺进行处理，以消除钝化层沉积和刻蚀过程中产生的电荷和损伤，如在400～450℃下，保温100～200min。步骤s16中，聚酰亚胺层20为感光层，其可以通过涂布显影的方法获得，优选地，聚酰亚胺层20的厚度1μm～10μm。

步骤s17对衬底11进行减薄处理，其主要原因是在最初步骤s01中，需要以较厚的衬底11为支撑，避免在制造过程中发生翘曲，而其他膜层加工完成后，可以对衬底11进行减薄，以缩小碳化硅肖特基二极管的尺寸。经减薄处理的衬底11厚度为80μm～250μm。

在减薄处理的衬底11表面进行钛(ti)或者镍(ni)的溅射沉积，以形成欧姆接触层21，溅射沉积获得钛层或者镍层后，还包括将其置于惰性气氛且温度为1400～1800℃的环境中快速退火处理，时间为3s～10s，由此形成稳定的欧姆接触层21。最后在欧姆接触层21表面沉积形成背电极22。背电极22可以是单层电极，也可以是多层电极，背电极22的材料可以是钛(ti)、镍(ni)、银(ag)中的至少一种。

至此，本发明的碳化硅肖特基二极管制造完成。本发明的制造方法，通过将膜层一次沉积变成多次沉积的方式，实现了对碳化硅外延层应力的调节，避免制造过程晶圆碎裂，减少碎裂量，并提高产品的可靠性，解决了碳化硅外延层(即碳化硅晶圆)应力过大的问题。

基于上述的制造方法，另一方面，本发明还提供一种碳化硅肖特基二极管。该碳化硅肖特基二极管采用上述的方法制造。正因为如此，其具有反向漏电电流小、反向击穿电压大等可靠性，从而提高碳化硅肖特基二极管的使用寿命。在1200v的反向漏电电流小于10μa。

为了更好的说明本发明的技术方案，下面结合具体实施例进行说明。

实施例1

请参阅图1～16，本实施1提供一种碳化硅肖特基二极管的制造方法，具体包括以下步骤：

s1.提供硅衬底11，硅衬底11的一表面上沉积有碳化硅外延层12，硅衬底11的厚度为500μm，碳化硅外延层12的厚度为30μm；对碳化硅外延层12进行酸洗、水洗、吹干处理。随后采用光刻胶涂布曝光显影工艺，在硅衬底11的外露表面进行标记干法刻蚀，刻蚀出深度为1.5μm、宽度为1.5μm的对准套刻图案，并用常规去胶工艺去除残余的光刻胶，随后进行酸洗、水洗、吹干，待用。

s2.采用等离子体增强型化学气相沉积法，在碳化硅外延层12表面分三次沉积形成一层厚度为1.5μm的二氧化硅层13，第一次沉积厚度为0.3μm、第二次沉积的厚度为0.5μm、第三次沉积的厚度为0.7μm。

s3.采用光刻胶涂布曝光显影工艺，在二氧化硅层13上干法刻蚀出宽度为1.5μm的硬掩膜图案，以利于后续p^-注入，同时采用去胶工艺去除参与的光刻胶，并经酸洗、水洗、吹干处理。

s4.在400℃条件下，向碳化硅外延层12表面进行铝离子的注入，注入能量为1000kev，铝离子的注入剂量为1e12，注入之后使用氟化铵饱和溶液去除表面残余的二氧化硅硬掩膜图案，并进行酸洗、水洗、吹干处理。

s5.采用等离子体增强型化学气象沉积的方法，在碳化硅外延层12的表面沉积一层厚度1.0μm厚的二氧化硅层13，分三次沉积，其中第一次沉积厚度为0.2μm、第二次沉积的厚度为0.3μm、第三次沉积的厚度为0.5μm。

s6.采用光刻胶的涂布曝光显影工艺，对二氧化硅层13进行干法刻蚀，在碳化硅外延层12表面刻蚀出宽度为1.0μm便于后续p⁺注入所需的硬掩膜图案，并采用去胶工艺，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、吹干处理。

s7.p⁺注入，在400℃下进行铝离子注入，注入能量是100kev，注入剂量是1e11，注入之后使用氟化铵饱和溶液去除表面的二氧化硅；并在碳化硅外延层12表面进行光刻胶涂布，涂布厚度是5μm，随后置于105℃的条件中烘烤80s，再对衬底11进行光刻胶涂布，光刻胶的涂布厚度是5μm，并在氮气环境中150℃烘烤60min；然后在氮气环境中且1400℃下退火激活30s，最后置于氧气环境中700℃氧化1.5h，去除碳化硅晶圆表面和背面的析出的碳；冷却后对表面进行酸洗、水洗、吹干处理。

s8.采用增强等离子体化学气象沉积的方法在碳化硅外延层12表面沉积一层总厚度为500埃的二氧化硅层16，分三次生长，第一次沉积的厚度为100埃、第二次沉积的厚度为150埃、第三次沉积的厚度为250埃；并使用氧化炉管进行800℃的致密化处理，处理时长为2h，氧化炉管内的气体为氮气和氧气的混合物，且按照体积比为氮气：氧气＝9:1。

s9.采用光刻胶涂布曝光显影工艺，对二氧化硅层16进行干法刻蚀处理，刻蚀出接触孔的图案；随后进行去胶工艺步骤，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、干燥处理。

s10.使用物理气象沉积方法在步骤s9获得的表面上沉积一层厚度0.5μm的钛(ti)金属膜层17，随后在氮气气氛中进行热处理，热处理的温度为600℃，时间为60s，具体如图10所示。

s11.使用物理气象沉积方法在肽金属膜层17表面沉积一层厚度5μm的al膜18，具体如图11所示。

s12.采用光刻胶的涂布曝光显影工艺，对al膜18进行干法刻蚀，刻蚀出金属连线的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体如图12所示。

s13.采用增强等离子体化学气象沉积的方法在al膜18表面及外露的二氧化硅层16表面沉积一层厚度为1000埃的二氧化硅层19，分三次生长，第一次沉积的厚度为300埃，第二次沉积的厚度为400埃，第三次沉积的厚度为300埃，具体如图13所示。

s14.采用光刻胶的涂布曝光显影工艺，对二氧化硅层19进行干法刻蚀，刻蚀出钝化层19(也就是二氧化硅层19)的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体详见图14所示。

s15.在氮气氢气混合气的环境中，并在450℃下，进行120分钟的合金工艺。

s16.形成感光层，采用涂布曝光显影工艺，在钝化层19表面形成聚酰亚胺层20，聚酰亚胺层20的厚度为5μm，具体详见图15。

s17.对衬底11进行减薄，使衬底11的最终厚度为150um，具体详见图16。

s18.在衬底11表面进行金属钛的溅射，并在氮气或者氩气的环境且温度为1500℃的条件下进行快速退火，形成欧姆接触层21；再于欧姆接触层21表面进行ni金属蒸发，形成第一背电极层221，厚度为0.3μm，并在第一背电极层221表面进行ag金属蒸发，厚度为2μm，形成第二背电极层222，由第一背电极层221和第二背电极层222组合形成背面电极22，具体详见图16，由此完成一种碳化硅肖特基二极管的制造。经检测，在1200v下，反向漏电电流为7.3μa，反向击穿电压在100μa下大于1200v，并且使用1000h后，其htrb可靠性试验验证通过。

实施例2

请参阅图1～16，本实施2提供一种碳化硅肖特基二极管的制造方法，具体包括以下步骤：

s1.提供硅衬底11，硅衬底11的一表面上沉积有碳化硅外延层12，硅衬底11的厚度为800μm，碳化硅外延层12的厚度为20μm；对碳化硅外延层12进行酸洗、水洗、吹干处理。随后采用光刻胶涂布曝光显影工艺，在硅衬底11的外露表面进行标记干法刻蚀，刻蚀出深度为1.5μm、宽度为1.5μm的对准套刻图案，并用常规去胶工艺去除残余的光刻胶，随后进行酸洗、水洗、吹干，待用。

s2.采用等离子体增强型化学气相沉积法，在碳化硅外延层12表面分三次沉积形成一层厚度为1.0μm的二氧化硅层13，第一次沉积厚度为0.2μm、第二次沉积的厚度为0.4μm、第三次沉积的厚度为0.6μm。

s3.采用光刻胶涂布曝光显影工艺，在二氧化硅层13上干法刻蚀出宽度为1.5μm的硬掩膜图案，以利于后续p^-注入，同时采用去胶工艺去除参与的光刻胶，并经酸洗、水洗、吹干处理。

s4.在400℃条件下，向碳化硅外延层12表面进行铝离子的注入，注入能量为1000kev，铝离子的注入剂量为1e10，注入之后使用氟化铵饱和溶液去除表面残余的二氧化硅硬掩膜图案，并进行酸洗、水洗、吹干处理。

s5.采用等离子体增强型化学气象沉积的方法，在碳化硅外延层12的表面沉积一层厚度1.0μm厚的二氧化硅层13，分三次沉积，其中第一次沉积厚度为0.2μm、第二次沉积的厚度为0.3μm、第三次沉积的厚度为0.5μm。

s6.采用光刻胶的涂布曝光显影工艺，对二氧化硅层13进行干法刻蚀，在碳化硅外延层12表面刻蚀出宽度为1.0μm便于后续p⁺注入所需的硬掩膜图案，并采用去胶工艺，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、吹干处理。

s7.p⁺注入，在400℃下进行铝离子注入，注入能量是100kev，注入剂量是1e12，注入之后使用氟化铵饱和溶液去除表面的二氧化硅；并在碳化硅外延层12表面进行光刻胶涂布，涂布厚度是5μm，随后置于105℃的条件中烘烤80s，再对衬底11进行光刻胶涂布，光刻胶的涂布厚度是5μm，并在氮气环境中150℃烘烤60min；然后在氮气环境中且1400℃下退火激活30s，最后置于氧气环境中700℃氧化1.5h，去除碳化硅晶圆表面和背面的析出的碳；冷却后对表面进行酸洗、水洗、吹干处理。

s8.采用增强等离子体化学气象沉积的方法在碳化硅外延层12表面沉积一层总厚度为800埃的二氧化硅层16，分三次生长，第一次沉积的厚度为200埃、第二次沉积的厚度为300埃、第三次沉积的厚度为300埃；并使用氧化炉管进行800℃的致密化处理，处理时长为2h，氧化炉管内的气体为氮气和氧气的混合物，且按照体积比为氮气：氧气＝9:1。

s9.采用光刻胶涂布曝光显影工艺，对二氧化硅层16进行干法刻蚀处理，刻蚀出接触孔的图案；随后进行去胶工艺步骤，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、干燥处理。

s10.使用物理气象沉积方法在步骤s9获得的表面上沉积一层厚度0.5μm的钛(ti)金属膜层17，随后在氮气气氛中进行热处理，热处理的温度为600℃，时间为60s，具体如图10所示。

s11.使用物理气象沉积方法在肽金属膜层17表面沉积一层厚度5μm的al膜18，具体如图11所示。

s12.采用光刻胶的涂布曝光显影工艺，对al膜18进行干法刻蚀，刻蚀出金属连线的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体如图12所示。

s13.采用增强等离子体化学气象沉积的方法在al膜18表面及外露的二氧化硅层16表面沉积一层厚度为1000埃的二氧化硅层19，分三次生长，第一次沉积的厚度为300埃，第二次沉积的厚度为400埃，第三次沉积的厚度为300埃，具体如图13所示。

s14.采用光刻胶的涂布曝光显影工艺，对二氧化硅层19进行干法刻蚀，刻蚀出钝化层19(也就是二氧化硅层19)的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体详见图14所示。

s15.在氮气氢气混合气的环境中，并在400℃下，进行120分钟的合金工艺。

s16.形成感光层，采用涂布曝光显影工艺，在钝化层19表面形成聚酰亚胺层20，聚酰亚胺层20的厚度为5μm，具体详见图15。

s17.对衬底11进行减薄，使衬底11的最终厚度为150um，具体详见图16。

s18.在衬底11表面进行金属钛的溅射，并在氮气或者氩气的环境且温度为1500℃的条件下进行快速退火，形成欧姆接触层21；再于欧姆接触层21表面进行ni金属蒸发，形成第一背电极层221，厚度为0.3μm，并在第一背电极层221表面进行ag金属蒸发，厚度为2μm，形成第二背电极层222，由第一背电极层221和第二背电极层222组合形成背面电极22，具体详见图16，由此完成一种碳化硅肖特基二极管的制造。经检测，在1200v下，反向漏电电流为8.6μa，反向击穿电压在100μa下大于1200v，并且使用1000h后，其htrb可靠性试验验证通过。

实施例3

请参阅图1～16，本实施3提供一种碳化硅肖特基二极管的制造方法，具体包括以下步骤：

s1.提供硅衬底11，硅衬底11的一表面上沉积有碳化硅外延层12，硅衬底11的厚度为500μm，碳化硅外延层12的厚度为50μm；对碳化硅外延层12进行酸洗、水洗、吹干处理。随后采用光刻胶涂布曝光显影工艺，在硅衬底11的外露表面进行标记干法刻蚀，刻蚀出深度为1.5μm、宽度为1.5μm的对准套刻图案，并用常规去胶工艺去除残余的光刻胶，随后进行酸洗、水洗、吹干，待用。

s2.采用等离子体增强型化学气相沉积法，在碳化硅外延层12表面分五次沉积形成一层厚度为2.0μm的二氧化硅层13，第一次沉积厚度为0.2μm、第二次沉积的厚度为0.5μm、第三次沉积的厚度为0.3μm、第四次沉积的厚度为0.4μm、第五次沉积的厚度为0.6μm。

s3.采用光刻胶涂布曝光显影工艺，在二氧化硅层13上干法刻蚀出宽度为1.5μm的硬掩膜图案，以利于后续p^-注入，同时采用去胶工艺去除参与的光刻胶，并经酸洗、水洗、吹干处理。

s4.在400℃条件下，向碳化硅外延层12表面进行铝离子的注入，注入能量为1000kev，铝离子的注入剂量为1e12，注入之后使用氟化铵饱和溶液去除表面残余的二氧化硅硬掩膜图案，并进行酸洗、水洗、吹干处理。

s5.采用等离子体增强型化学气象沉积的方法，在碳化硅外延层12的表面沉积一层厚度1.0μm厚的二氧化硅层13，分三次沉积，其中第一次沉积厚度为0.2μm、第二次沉积的厚度为0.3μm、第三次沉积的厚度为0.5μm。

s6.采用光刻胶的涂布曝光显影工艺，对二氧化硅层13进行干法刻蚀，在碳化硅外延层12表面刻蚀出宽度为1.0μm便于后续p⁺注入所需的硬掩膜图案，并采用去胶工艺，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、吹干处理。

s7.p⁺注入，在400℃下进行铝离子注入，注入能量是100kev，注入剂量是1e15，注入之后使用氟化铵饱和溶液去除表面的二氧化硅；并在碳化硅外延层12表面进行光刻胶涂布，涂布厚度是5μm，随后置于105℃的条件中烘烤80s，再对衬底11进行光刻胶涂布，光刻胶的涂布厚度是5μm，并在氮气环境中150℃烘烤60min；然后在氮气环境中且1400℃下退火激活30s，最后置于氧气环境中700℃氧化1.5h，去除碳化硅晶圆表面和背面的析出的碳；冷却后对表面进行酸洗、水洗、吹干处理。

s8.采用增强等离子体化学气象沉积的方法在碳化硅外延层12表面沉积一层总厚度为500埃的二氧化硅层16，分三次生长，第一次沉积的厚度为100埃、第二次沉积的厚度为150埃、第三次沉积的厚度为250埃；并使用氧化炉管进行800℃的致密化处理，处理时长为2h，氧化炉管内的气体为氮气和氧气的混合物，且按照体积比为氮气：氧气＝9:1。

s9.采用光刻胶涂布曝光显影工艺，对二氧化硅层16进行干法刻蚀处理，刻蚀出接触孔的图案；随后进行去胶工艺步骤，将表面的光刻胶去除干净，然后对表面进行酸洗、水洗、干燥处理。

s10.使用物理气象沉积方法在步骤s9获得的表面上沉积一层厚度0.5μm的钛(ti)金属膜层17，随后在氮气气氛中进行热处理，热处理的温度为600℃，时间为60s，具体如图10所示。

s11.使用物理气象沉积方法在肽金属膜层17表面沉积一层厚度5μm的al膜18，具体如图11所示。

s12.采用光刻胶的涂布曝光显影工艺，对al膜18进行干法刻蚀，刻蚀出金属连线的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体如图12所示。

s13.采用增强等离子体化学气象沉积的方法在al膜18表面及外露的二氧化硅层16表面沉积一层厚度为1000埃的二氧化硅层19，分三次生长，第一次沉积的厚度为300埃，第二次沉积的厚度为400埃，第三次沉积的厚度为300埃，具体如图13所示。

s14.采用光刻胶的涂布曝光显影工艺，对二氧化硅层19进行干法刻蚀，刻蚀出钝化层19(也就是二氧化硅层19)的图案，随后采用去胶工艺，将表面的光刻胶去除干净，具体详见图14所示。

s15.在氮气氢气混合气的环境中，并在400℃下，进行120分钟的合金工艺。

s16.形成感光层，采用涂布曝光显影工艺，在钝化层19表面形成聚酰亚胺层20，聚酰亚胺层20的厚度为5μm，具体详见图15。

s17.对衬底11进行减薄，使衬底11的最终厚度为150um，具体详见图16。

s18.在衬底11表面进行金属钛的溅射，并在氮气或者氩气的环境且温度为1500℃的条件下进行快速退火，形成欧姆接触层21；再于欧姆接触层21表面进行ni金属蒸发，形成第一背电极层221，厚度为0.3μm，并在第一背电极层221表面进行ag金属蒸发，厚度为2μm，形成第二背电极层222，由第一背电极层221和第二背电极层222组合形成背面电极22，具体详见图16，由此完成一种碳化硅肖特基二极管的制造。经检测，在1200v下，反向漏电电流为6.4μa，反向击穿电压在100μa下大于1200v，并且使用1000h后，其htrb可靠性试验验证通过。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。