功率半导体器件的制作方法

本说明书涉及功率半导体器件。更具体地讲，本说明书涉及具有用于功率半导体器件的凹进屏蔽电极的终止结构，诸如屏蔽沟槽栅极金属氧化物半导体场效应晶体管(MOSFET)。

背景技术：

功率半导体器件(也可称为功率器件)诸如屏蔽沟槽栅极金属氧化物半导体场效应晶体管(MOSFET)可在半导体管芯中实现。例如，半导体管芯可具有有源区域(有源区等)，在该有源区域中定位了实现给定功率器件的半导体台面和沟槽的阵列。例如，半导体区中形成的沟槽可限定对应半导体台面。栅极电极和/或屏蔽电极可形成在沟槽中，而功率器件的其他元件(例如，体区、源极区、重体区等)可被限定在台面中，例如在沟槽之间。

技术实现要素：

在一个一般性方面，功率半导体器件可包括具有有源区和终止区的半导体区。该器件还可包括半导体区中限定的第一沟槽屏蔽电极。第一沟槽屏蔽电极可沿着纵向轴线延伸。第一沟槽屏蔽电极可具有设置在有源区中的第一部分和设置在终止区中的第二部分。第一沟槽屏蔽电极的第二部分可沿着纵向轴线从有源区延伸第一距离进入终止区。该器件还可包括半导体区中限定的第二沟槽屏蔽电极。第二沟槽屏蔽电极可沿着纵向轴线与第一沟槽屏蔽电极平行延伸。第二沟槽屏蔽电极可具有设置在有源区中的第一部分和设置在终止区中的第二部分。第二沟槽屏蔽电极的第二部分可沿着纵向轴线从有源区延伸第一距离进入终止区。该器件还可包括限定在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的半导体区中的第三沟槽屏蔽电极。第三沟槽屏蔽电极可沿着纵向轴线与第一沟槽屏蔽电极和第二沟槽屏蔽电极平行延伸。第三沟槽屏蔽电极可具有设置在有源区中的第一部分和设置在终止区中的第二部分。第三沟槽屏蔽电极的第二部分可沿着纵向轴线从有源区延伸第二距离进入终止区，该第二距离小于第一距离。

在另一个一般性方面，功率半导体器件可包括具有有源区和终止区的半导体区。该器件还包括限定在半导体区中的第一沟槽屏蔽电极，第一沟槽屏蔽电极沿着纵向轴线延伸，并具有设置在有源区中的第一部分以及设置在终止区中的第二部分。该器件还包括限定在半导体区中的第二沟槽屏蔽电极，第二沟槽屏蔽电极与第一沟槽屏蔽电极平行地延伸，第二沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分。该器件还包括限定在半导体区中、第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的第三沟槽屏蔽电极，第三沟槽屏蔽电极与第一沟槽屏蔽电极和第二沟槽屏蔽电极平行地延伸，第三沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分。该器件还包括限定在半导体区中的第一台面，第一台面设置在第一沟槽屏蔽电极的沟槽和第三沟槽屏蔽电极的沟槽之间。该器件也包括限定在半导体区中的第二台面，第二台面设置在第二沟槽屏蔽电极和第三沟槽屏蔽电极之间，第一台面和第二台面具有沿着半导体区的表面的第一宽度。该器件包括限定在半导体区中的第三台面，第三台面设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间，第三台面具有沿着半导体区的表面的第二宽度，第二宽度大于第一宽度。

附图说明

图1是根据一个实施方式的示意图，示出了可在功率半导体器件中实现的具有凹进屏蔽电极的终止结构的平面图。

图2是根据一个实施方式的示意图，示出了可在功率半导体器件中实现的具有凹进屏蔽电极的另一个终止结构的平面图。

图3A-图3C是示出沿着图2所示的相应切割线的图2的终止结构的剖视图的示意图。

图4A-图4E是示出沿着图2所示的相应切割线的图2的终止结构的剖视图的示意图。

图5A-图5C是示出图2所示的终止结构的仿真结果的示意图。

图6是示出仿真结果的示意图，该仿真结果示出图2的终止结构的横截面的电势轮廓。

图7A-图7D是根据各种实施方式的示意图，示出了可在功率半导体器件中实现的具有凹进屏蔽电极的终止结构。

在附图中，各个附图中的相同的附图标记表示相同的元件。对于所有此类元件，可能不会重复一些相似元件的参考编号。在某些情况下，不同的参考编号可用于相同的元件或类似的元件。给定实施方式的某些元件的一些参考编号可能不会在与该实施方式对应的每个附图中重复。给定实施方式的某些元件的一些附图编号可在与该实施方式对应的其他附图中重复，但是可能不会参考每个对应的附图具体讨论。

具体实施方式

功率半导体器件(也可称为功率器件)诸如屏蔽沟槽栅极金属氧化物半导体场效应晶体管(MOSFET)可在半导体管芯中实现。例如，半导体管芯可具有有源区域(有源区等)，在该有源区域中定位了实现给定功率器件的半导体台面和沟槽的阵列。例如，半导体区中形成的沟槽可限定对应半导体台面。栅极电极和/或屏蔽电极可形成在沟槽中，而功率器件的其他元件(例如，体区、源极区、重体区等)可被限定在台面中，例如在沟槽之间。

半导体管芯还可包括终止区域(例如，场终止区域、终止区等)，该终止区域设置在有源区域周围或附近(例如，完全围绕、部分围绕、毗连有源区域等)。终止区可用于最小化有源区域周围的电场，并且可不被配置为在有源区中实现的功率半导体器件的操作期间传导电流。在某些实施方式中，来自有源区的沟槽可延伸到终止区中，以至少部分地形成终止结构。在终止区中，沟槽可包括例如这些沟槽中形成的屏蔽电极，这些屏蔽电极电耦接到功率器件的电势(例如，功率MOSFET的源极电势)，或者在一些实施方式中可以是浮动的。

虽然功率器件的击穿电压(例如，保持电压、电压额定值)可通过有源区内发生的电压击穿过程确定，但终止区中可发生各种击穿过程，这些击穿过程可显著降低相关联的功率器件的击穿电压。例如，电荷平衡的差异(例如，终止区中的台面的表面处的可用电荷与终止区中的台面的底部处的可用电荷之间的巨大不平衡)可影响此类击穿电压。例如，如果台面的表面处的可用电荷的量显著少于(例如，少一个或多个数量级)台面的底部处的可用电荷的量，则当相关联的功率器件处于关断状态时，该电荷不平衡可导致台面表面处的终止区的快速耗尽。该快速耗尽可引起来自有源区域的耗尽场在低于所需击穿电压的电压下延伸超过终止结构(例如，超过终止区中的屏蔽电极填充的沟槽的端部)，这可导致终止区中发生击穿过程，并且因此将相关联的功率器件的击穿电压(保持电压)降低到低于所需击穿电压。

多种因素可影响此类功率器件中的电荷平衡。例如，为改善器件性能而实现的某些设计特征和处理特性可影响电荷平衡(例如，在终止区中)。例如，沟槽之间的间距(其导致台面宽度减小)和/或在其中限定了沟槽和台面的半导体区中的逆行掺杂可增加这样的电荷不平衡。使用逆行掺杂半导体材料(例如，外延硅层)导致相关联的台面在其上部部分中比在台面的底部处具有更低的掺杂。此外，具有倾斜侧壁的沟槽的形成会产生在其顶部处比在其底部处更窄的台面。台面的顶部与台面的底部之间的这种宽度变化可进一步增大从台面的上部到台面的下部的电荷不平衡。包括凹进(也可称为缩短或截断)沟槽屏蔽电极的终止结构(诸如本文所述的那些)的使用可补偿此类电荷不平衡并且增加可由终止区维持的电(耗尽)场电势，这可防止耗尽场延伸超过终止沟槽并引起在低于相关联的功率器件的所需击穿电压时发生击穿过程。

图1是根据一个实施方式的示意图，示出了用于功率半导体器件的示例性终止结构100的平面图。图1示出了终止结构100的可用于包括功率器件(诸如屏蔽栅极MOSFET)的半导体管芯中的仅一部分。如图1所示，终止结构100 可在有源区和终止区之间延伸。充当功率器件的体区的阱区(例如，用于n型MOSFET的p阱)的边缘105可限定有源区和终止区之间的边界。在实施方式中，使用终止结构100实现的终止区可设置在其中实现功率器件的对应有源区周围(例如，围绕、部分围绕、毗连对应有源区等)。

终止结构100可包括沿着纵向轴线L延伸的多个终止屏蔽沟槽。终止屏蔽沟槽可具有设置在有源区中的一部分(例如，有源部分)以及设置在终止区中的一部分(例如，终止部分)。多个终止屏蔽沟槽可包括终止屏蔽沟槽110和 120(出于该讨论的目的，其可被称为标准终止屏蔽沟槽)以及多个缩短(凹进) 终止屏蔽沟槽，诸如终止屏蔽沟槽130。如图1所示，终止屏蔽沟槽110、120 和130中的每个沿着纵向轴线L并且彼此平行地延伸。在实施方式中，终止结构可用凹进终止屏蔽沟槽替代标准终止屏蔽沟槽，诸如图1所示。

在该示例中，终止屏蔽沟槽110、120和130中的一个或多个可包括设置在使沟槽排成行的介电层上的多晶硅(例如，n型多晶硅)屏蔽电极(沟槽屏蔽电极)。因此，终止屏蔽沟槽110、120和130也可称为沟槽屏蔽电极。沟槽屏蔽电极110、120和130(和对应台面)的宽度可沿着图1中的线W测量，其中线W正交于纵向轴线L。

在实施方式中，沟槽屏蔽电极110、120和130可耦接到用于在有源区中实现的对应功率器件(例如，n型屏蔽栅极MOSFET)的源极电势。这样的功率器件可包括例如n沟道屏蔽沟槽栅极MOSFET，该n沟道屏蔽沟槽栅极 MOSFET具有源极区、体区(例如，p阱)、栅极电极、漂移区、漏极区、源极金属、源极触点、重体区(例如，与源极金属接触)等。对于n沟道功率 MOSFET器件，源极电势可以是电接地的。

如图1所示，(标准)终止屏蔽沟槽110和120可各自具有有源区中的第一部分和终止区中的第二部分。终止区中的第二部分可从有源区延伸距离D1 进入终止区。(凹进)终止沟槽130还可具有有源区中的第一部分和终止区中的第二部分。在终止结构100中，(凹进)终止屏蔽沟槽130的第二部分可从有源区延伸距离D2进入终止区。终止屏蔽沟槽130可被称为凹进距离D3(图 1中的D1和D2之间的差值)。距离D1、D2和D3可根据特定实施方案而改变。在某些实施方式中，D1可以是其中形成屏蔽电极110、120和130的沟槽的深度的1.5倍或更多。在一些实施方式中，距离D3(例如，凹进距离)可在 0.2微米(μm)至约等于距离D1的范围内(例如，凹进距离可与有源区域阱区的边缘105对应)。如图1所示，凹进沟槽(例如，终止屏蔽沟槽130)在标准终止屏蔽沟槽(例如沟槽110和120)之间交错。

在终止结构100中，台面140(例如，窄台面)限定在(标准)沟槽屏蔽电极110和(凹进)沟槽屏蔽电极130之间。同样，台面145(例如，窄台面) 限定在(标准)沟槽屏蔽电极120和(凹进)沟槽屏蔽电极130之间。在其中有源区和终止区设置在具有逆行掺杂分布的半导体区(外延层)中的功率器件中，台面140和145在它们的上表面和它们的底部之间(例如，在与沟槽屏蔽电极110、120和130的底部对应的深度处)可具有大的电荷不平衡(例如，一个或多个数量级)，这可导致不期望的击穿过程在终止区中发生。

然而，由于屏蔽终止沟槽130在终止结构100中凹进距离D3，所以台面 150(例如，宽台面)被限定在沟槽屏蔽电极110和沟槽屏蔽电极120之间，其中台面150与台面140和145流体地相关联。在该示例中，台面150与台面140 和145流体地相关联可意指限定台面140、145和150的半导体区的一部分是连续的。台面140、145和150之间的这样的流体关联允许将耗尽场从台面140、 145扩展到台面150中。如图1所示，台面150沿着线W比台面140和145中的每个更宽(例如，比台面140和145中的每个宽不止两倍)。台面140和台面145可具有相同宽度。当作为另外一种选择实现时，如图1所示，由凹进沟槽屏蔽电极限定的较宽台面，诸如台面150(其跨越不相邻标准沟槽或者在不相邻标准沟槽之间延伸)可改善终止结构100的电荷平衡(例如，台面的表面至底部)。例如，此类较宽台面可在终止区的表面附近提供更多的可用电荷，以支持耗尽场并防止击穿过程在终止区中发生。换句话讲，从由凹进沟槽屏蔽电极限定的较宽台面(诸如台面150)增加可用表面电荷可增加电压，在该电压的相关联功率器件的耗尽场将延伸超过终止沟槽110和120的端部，并导致击穿过程发生(例如，保持电压)。这继而可帮助增加针对给定功率器件在终止区中发生击穿的电压。

在某些实施方式(诸如至少图2和图7A-图7D所示的那些实施方式)中，除了使每个其他屏蔽电极沟槽(或其终止部分)，诸如图1中的沟槽屏蔽电极130凹进之外，还可限定附加结构以改善功率半导体器件的终止区中的电荷平衡。此类结构可包括在较宽台面中产生的沟槽延伸部(延伸沟槽)，所述较宽台面由凹进沟槽屏蔽电极限定(例如，图1中的台面150)。此类延伸沟槽可从凹进沟槽屏蔽电极的相应端部沿着纵向轴线L延伸，这在上述附图中的每个中示出。

此类附加结构还可包括沿着正交于纵向轴线L(例如，沿着线W的纵向轴线)的轴线延伸的边界沟槽(周边沟槽)。此类边界沟槽可与标准沟槽屏蔽电极的端部间隔(隔离)。在一些实施方式中，延伸沟槽(诸如本文所述的那些) 可从边界沟槽延伸到凹进沟槽屏蔽电极的相应端部，诸如图2、图7B和图7D 所示。换句话讲，在某些实施方式中，终止结构(终止区中)的给定延伸沟槽可与凹进沟槽屏蔽电极的沟槽以及边界沟槽流体地相关联。在该示例中，延伸沟槽和边界沟槽与凹进沟槽屏蔽电极的沟槽以及边界沟槽流体地相关联可意指凹进沟槽屏蔽电极的沟槽、延伸沟槽以及边界沟槽是连续的。凹进沟槽屏蔽电极的沟槽、延伸沟槽以及边界沟槽可各自在宽度和/或深度上(例如，相对于彼此)改变。

图2是根据一个实施方式的示意图，示出了用于功率器件的包括延伸沟槽和边界沟槽的终止结构200。在用于功率半导体器件的终止区的实施方式中，图2的终止结构200可被复制，使得该结构在整个相关联的终止区中重复，如图2所示。

在终止结构200中，有源区和终止区之间的边界可由阱区(例如，设置在有源区中并且限定对应n沟道屏蔽沟槽栅极MOSFET的体区的p阱)的边缘 205限定。图2所示的终止结构200包括标准终止屏蔽沟槽(沟槽屏蔽电极) 220，诸如上文相对于图1所述的那些。沟槽屏蔽电极220可沿着纵向轴线L 从有源区延伸距离D1进入终止区，并且可具有限定在其中的多晶硅(n型多晶硅)屏蔽电极。屏蔽电极可设置在使沟槽屏蔽电极220的沟槽排成行的屏蔽沟槽电介质上。沟槽屏蔽电极220的屏蔽电极可耦接到对应功率器件(例如，n 沟道屏蔽沟槽栅极MOSFET)的源极电势。

图2的终止结构200还包括凹进终止沟槽屏蔽电极230(例如，设置在屏蔽介电层上的n型多晶硅电极)，该凹进终止沟槽屏蔽电极沿着纵向轴线L(与沟槽屏蔽电极220平行地)从有源区延伸距离D2进入终止区。如图2所示，沟槽屏蔽电极230从沟槽屏蔽电极220的端部凹进距离D3。距离D1、D2和 D3(以及终止结构200的各种元件沿着线W的宽度)可根据特定实施方式而改变。

终止结构200还包括延伸沟槽260和边界沟槽270。如上所述，延伸沟槽 260可在凹进沟槽屏蔽电极230的沟槽(例如，在凹进沟槽屏蔽电极230的端部处)和边界沟槽270之间延伸(并且与凹进沟槽屏蔽电极230的沟槽和边界沟槽270流体地相关联/邻接)。如图2所示，延伸沟槽可包括第一部分262和第二部分264。延伸沟槽的第一部分262可以是电介质填充的(例如，通过用于形成沟槽屏蔽电极220和230的屏蔽电介质的相同电介质半导体工艺)。延伸沟槽260的第二部分264和边界沟槽270可各自包括浮动电极(例如，n型多晶硅)，其中浮动电极至少部分地设置在使延伸沟槽260的第二部分264和边界沟槽270排成行的屏蔽沟槽介电层内，其中屏蔽介电层和浮动电极使用用于制造沟槽屏蔽电极220和230的相同半导体工艺来制造。在其他实施方式中，延伸沟槽260的第二部分264和/或边界沟槽270可以是电介质填充的。

如图2所示，延伸沟槽260的第一部分262可窄于沟槽屏蔽电极230，并且窄于延伸沟槽的第二部分264。在一些实施方式中，沟槽屏蔽电极220和230 的沟槽、延伸沟槽260(部分262和264两者)和边界沟槽270可使用相同半导体工艺来形成。在此类方法中，因为延伸沟槽的第一部分262窄于沟槽屏蔽电极230并且窄于延伸沟槽260的第二部分264，所以根据特定蚀刻工艺，延伸沟槽260的第一部分262可以更慢地蚀刻。较窄沟槽的该较慢蚀刻速率将导致延伸沟槽的第一部分262沿着正交于纵向轴线L和线W的竖直轴线(进入和离开页面)比沟槽屏蔽电极230的沟槽和延伸沟槽260的第二部分264的沟槽更浅，诸如下文进一步所述。另外，由于延伸沟槽的第一部分262较窄(例如，与第二部分264比较)，在某些实施方案中，第一部分262可包括设置在其中的电介质(氧化物等)并且不包括电极(接地或浮动)。这样的方法还可提供设置在延伸沟槽260的第二部分264中的电极与沟槽屏蔽电极230的电隔离。与延伸沟槽260的第一部分262相比，被限定为比图2所示的沟槽更宽的沟槽 (例如，对于包括在延伸沟槽或边界沟槽中的特征，诸如延伸沟槽260的第二部分264)可以更快速地蚀刻，从而产生比图2中所示的沟槽更深(沿着上述竖直轴线)的沟槽。

在上述示例中，延伸沟槽260的氧化物填充的第一部分262和浮动电极第二部分264可通过移除硅电荷来改善电荷平衡，在对应功率器件的耗尽期间，这可以增加在终止区域中维持的耗尽场的电势(与仅包括具有相同长度的标准终止沟槽电极的终止结构相比)。示出终止结构200的耗尽操作的仿真结果在图5A-图5C以及图6中示出并且在下文中进一步讨论。

图3A-图3C和图4A-图4E是示出沿着图2所示的相应切割线的图2的终止结构的剖视图的示意图。也就是说，图3A-图3C的剖视图与沿着图2中的轴线L的剖面线相对应，而图4A-图4E的剖视图与沿着图2中的轴线W的剖面线相对应。

具体地讲，对于图3A-图3C，图3A是示出沿着图2中的剖面线3A-3A的终止结构200的剖视图的示意图。图3B是示出沿着图2中的剖面线3B-3B的终止结构200的剖视图的示意图。图3C是示出沿着图2中的剖面线3C-3C的终止结构200的剖视图的示意图。

对于图3A-图3C和图4A-图4E所示的视图中的每个，相似的元件用相似的参考数字引用。例如，如图3A-图3C以及图4A-图4E所示，终止结构200 包括用于终止结构200的背侧接触(例如，金属、漏极接触)层310和相关联的功率半导体器件。终止结构200还包括其中可形成终止结构200(和相关联的功率半导体器件)的半导体区320(例如，n型外延半导体层和/或半导体衬底)，屏蔽电介质330，层间电介质(ILD)350，以及源极金属层360。然而，源极金属层360在图4A-图4E中未示出，并且在该示例中仅包括在图4E的横截面中(设置在ILD 350的上表面上)。

图3A(以横截面)示出凹进沟槽屏蔽电极230、延伸沟槽260(例如，第一部分262和第二部分264)和边界沟槽270的结构和关系。如图3A所示，凹进沟槽屏蔽电极230可包括(至少部分地)设置在屏蔽电介质330内的导电屏蔽电极340b。在某些实施方式中，导电屏蔽电极340b可耦接到相关联功率半导体器件的源极电势(例如，用于n型金属氧化物半导体(NMOS)晶体管的地电势)。延伸沟槽的第一部分262可填充(基本上填充)有屏蔽电介质330，并且因此是浮动的。另外，延伸沟槽264的第二部分264和边界沟槽270(如图 3B进一步所示)可包括导电终止电极340a，该导电终止电极是浮动的或连接到相关联的功率半导体器件的漏极电势(并且通过延伸沟槽260的第一部分262 的屏蔽电介质330与导电屏蔽电极340b电隔离)。

如从图3A和图3B的比较可以看出(进一步参考图2)，延伸沟槽260的第二部分264可与边界沟槽270流体地相关联/邻接。例如，终止电极340在延伸沟槽260的第二部分264和边界沟槽270之间可以是公共的(连续的)，并且(至少部分地)设置在屏蔽电介质330内。如图3B可以看出，源极金属层 360接触邻近ILD层350的端部的有源区域阱层370(例如，在该示例性实施方式中为p阱层)。

图3C(以横截面)示出沟槽屏蔽电极220(例如，非凹进沟槽屏蔽电极) 的结构。如图3C所示，沟槽屏蔽电极220可包括(至少部分地)设置在屏蔽电介质330内的导电屏蔽电极340b。导电屏蔽电极340b可耦接到相关联功率半导体器件的源极电势(例如，用于n型金属氧化物半导体(NMOS)晶体管的地电势)。沟槽屏蔽电极220可与边界沟槽270(通过半导体区320和/或屏蔽电介质330的一部分)(电和/或物理地)隔离。

图4A是示出沿着图2中的剖面线4A-4A的终止结构200的剖视图的示意图。图4B是示出沿着图2中的剖面线4B-4B的终止结构200的剖视图的示意图。图4C是示出沿着图2中的剖面线4C-4C的终止结构200的剖视图的示意图。图4D是示出沿着图2中的剖面线4D-4D的终止结构200的剖视图的示意图。图4E是示出沿着图2中的剖面线4E-4E的终止结构200的剖视图的示意图。

在图4A中，示出了穿过边界沟槽270的横截面。如图4A所示，边界沟槽 270可包括(至少部分地)设置在屏蔽电介质330内的导电沟槽电极(例如，掺杂多晶硅电极)340a。在图4B中，示出了穿过终止屏蔽电极220和延伸沟槽260的第二部分264的横截面。如图所示，终止屏蔽电极220包括(至少部分地)设置在屏蔽电介质330内的导电屏蔽电极(例如，掺杂多晶硅电极)340b。另外如图4B所示，延伸沟槽260的第二部分264包括(至少部分地)设置在屏蔽电介质330内的终止电极340a。

在图4C中，示出了穿过终止屏蔽电极220和延伸沟槽260的第一部分262 的横截面。如图所示，与图4B一样，终止屏蔽电极220包括(至少部分地) 设置在屏蔽电介质330内的导电屏蔽电极(例如，掺杂多晶硅电极)340b。另外如图4C所示，延伸沟槽260的第二部分262包括填充(基本上填充)有屏蔽电介质330的沟槽。如图4C所示，延伸沟槽260的第一部分262(例如，因为其使用光刻法被限定为比第二部分264更窄)比延伸沟槽260的第二部分264 更窄和更浅(以及比沟槽屏蔽电极220和凹进沟槽屏蔽电极230更窄和更浅)。

在图4D中，示出了穿过终止屏蔽电极220和凹进屏蔽电极230的横截面。如图所示，与图4B和图4C一样，终止屏蔽电极220包括(至少部分地)设置在屏蔽电介质330内的导电屏蔽电极340b。另外如图4D所示，凹进屏蔽电极 230包括(至少部分地)设置在屏蔽电介质330内的屏蔽电极340b(例如，掺杂多晶硅电极)。

在图4E中，示出了穿过终止屏蔽电极220、凹进屏蔽电极230和阱370的横截面。如图所示，与图4B-图4D一样，终止屏蔽电极220包括(至少部分地) 设置在屏蔽电介质330内的导电屏蔽电极340b。另外如图4D所示，凹进屏蔽电极230包括(至少部分地)设置在屏蔽电介质330内的屏蔽电极340b(例如，掺杂多晶硅电极)。阱370设置在终止屏蔽电极220和凹进屏蔽电极230之间并且可由源极金属层360接触，如图3B所示。如上所述，源极金属360在图 4E中未示出，但是在该示例中将设置在ILD 350的上表面上。

图5A-图5C是示出图2所示的终止结构的仿真结果的示意图。图5A和图 5B沿着轴线L示出了示例性尺寸，该尺寸对于某些实施方式可以微米计。对于一些实施方式，示于图5A和图5B的尺寸可以是标准化的尺寸。

图5A是示出图2的终止结构200的截面部分的示意图。相似的参考编号 (如图2所用的那些)在图5A中用于指示所示的终止结构200的各个部分。图5B是示于图5A中的终止结构200的剖面图的表面的示意图。图5B也包括轮廓曲线510，该轮廓曲线示出在包括终止结构200的功率半导体器件的耗尽期间的表面电势仿真结果。在该示例中，图5B中的轮廓曲线510之间的间距与约5伏(V)电势差相对应。

图5B中的轮廓曲线(电势轮廓)510也与沿着示于图5C中的终止结构200 的表面电势(即，沿着图2中的剖面线3B-3B的表面电势)的曲线图相对应，其中表面电势由线520表示。换句话讲，图5C的曲线图示出沿着半导体台面的中心的切割线(即，沿着图2中的剖面线3B-3B)的电压电势分布。如线520 所示，在该示例中，在台面内沿着延伸沟槽260的第一部分262维持～35V的电势。该电压电势至少部分地由于与延伸沟槽260的第一部分262和第二部分264 相关联的额外可用电荷而维持，而不是集中在终止沟槽220的端部处(在没有凹进屏蔽电极和/或此类延伸沟槽的终止结构中的边界沟槽270处或附近)的耗尽电势。因此，与没有此类凹进沟槽结构的终止结构相比，凹进终止沟槽结构 (诸如图2所示的结构以及本文所述的那些结构)可通过提供额外的可用电荷来增加终止结构的耗尽击穿电压。

图6是示出了沿着剖面线3B-3B的终止结构200的示意性剖视图，其包括示出与图2的终止结构200相对应(即，沿着剖面线3B-3B)的电势轮廓的电势轮廓，并且因此也与图5A-图5C相对应。类似于图5A和图5B，图6沿着轴线L和轴线D示出了示例性尺寸，该尺寸对于某些实施方式可以微米计。对于一些实施方式，示于图6的尺寸可以是标准化的尺寸。

在图6所示的示例(其与终止结构200相对应)中，与图5B中的轮廓曲线510一样，图6中的轮廓曲线610之间的间距与约5伏(V)的电势差相对应。

图6所示的轮廓610示出，静电势分布(例如，均匀分布，基本上均匀分布等) 在图6所示的终止结构200的横截面上方，而不是集中在边界沟槽270处，其中这样的集中可导致(例如，在终止区中)电压击穿低于期望的电压电平(例如，在相关联的功率半导体器件的期望操作电压以下的耗尽电压下)。

图7A-图7D是根据各种实施方式的示意图，分别示出终止结构700a、700b、 700c和700d。图7A-图7D的终止结构各自包括交替的凹进沟槽屏蔽电极(例如，每个其他屏蔽电极)。图7A-图7D的终止结构包括各种延伸沟槽配置。与上述示例性终止结构一样，图7A-图7B所示的终止结构可以被复制以产生用于功率半导体器件的终止区，该功率半导体器件围绕、部分地围绕、毗邻其中实现有源器件(例如，屏蔽沟槽栅极MOSFET)的对应有源区等。

在图7A-图7D的终止结构中，延伸沟槽的各个部分以及边界沟槽可以是电介质填充的沟槽(例如，屏蔽电介质填充的、氧化物填充的等)，或者包括浮动导电(例如，n型多晶硅)电极，该浮动导电电极设置在使相应沟槽排成行并且电浮动的屏蔽电介质上。相应有源区和终止区也在图7A-图7D中示出，其中相应阱边缘705a、705b、705c和705d限定相应有源区和终止区之间的边界。为了取向参考，以及与本文所述的其他示例的一致，纵向轴线L和线W在图 7A-图7D中的每个中示出。与图2的终止结构200的延伸沟槽260和边界沟槽 270一样，图7A-图7D的延伸沟槽和/或边界沟槽可移除相应终止区中的硅电荷，并且因此平衡终止结构700a、700b、700c和700d的终止区中的台面中的电荷。通过示例的方式并且出于说明的目的示出了终止结构700a、700b、700c和700d 的元件之间的长度、宽度和间距。这些长度，宽度和间距可以根据实施方式而改变。

如图7A所示，终止结构700a包括多个标准沟槽屏蔽电极，包括沟槽屏蔽电极710a和720a，它们在有源区和终止区之间延伸。终止结构700a还包括多个凹进沟槽屏蔽电极，包括沟槽屏蔽电极730a。沟槽屏蔽电极710a、720a和 730a可各自包括导电(例如，n多晶硅)电极，该导电电极设置在屏蔽介电层上并且与在有源区中实现的对应有源功率器件的源极电势耦接。

示于图7A中的终止结构700a还包括延伸沟槽760a，该延伸沟槽沿着纵向轴线L从凹进沟槽屏蔽电极730a的端部延伸。如图7A所示，终止结构700a 还可包括从其他凹进沟槽屏蔽电极的相应端部延伸的附加延伸沟槽。可以是电介质填充的延伸沟槽760a可比沟槽屏蔽电极710a、720a和730a的相应沟槽更窄(沿着线W)和更浅(沿着竖直轴线，进入和离开页面)。

如图7B所示，终止结构700b包括多个标准沟槽屏蔽电极，包括沟槽屏蔽电极710b和720b，它们在有源区和终止区之间延伸。终止结构700b还包括多个凹进沟槽屏蔽电极，包括沟槽屏蔽电极730b。沟槽屏蔽电极710a、720a和 730a可各自包括导电(例如，n多晶硅)电极，该导电电极设置在屏蔽介电层上并且与在有源区中实现的对应有源功率器件的源极电势耦接。

示于图7B中的终止结构700b还包括两个延伸沟槽760b1和760b2，它们沿着纵向轴线L从凹进沟槽屏蔽电极730b的端部延伸。如图7B所示，终止结构700b还可包括从其他凹进沟槽屏蔽电极的相应端部延伸的附加延伸沟槽。可以是电介质填充的延伸沟槽760b1和760b2可比沟槽屏蔽电极710b、720b和 730b的相应沟槽更窄(沿着线W)，并且由于蚀刻加工属性而更浅(沿着竖直轴线，进入和离开页面)。

终止结构700b还可包括边界沟槽770b。边界沟槽770b可包括沉积在设置在边界沟槽770b中的屏蔽介电层上的浮动导电(例如，n型多晶硅)电极。如图7B所示，延伸沟槽760b1和760b2可从凹进沟槽屏蔽电极730b的端部延伸到边界沟槽770b(例如，延伸沟槽760b1和760b2可与凹进沟槽屏蔽电极730b 的沟槽以及边界沟槽770b流体地相关联/邻接)。在其他实施方式中，边界沟槽770b可以是电介质填充的。

如图7C所示，终止结构700c包括多个标准沟槽屏蔽电极，包括沟槽屏蔽电极710c和720c，它们在有源区和终止区之间延伸。终止结构700c还包括多个凹进沟槽屏蔽电极，包括沟槽屏蔽电极730c。沟槽屏蔽电极710c、720c和 730c可各自包括导电(例如，n多晶硅)电极，该导电电极设置在屏蔽介电层上并且与在有源区中实现的对应有源功率器件的源极电势耦接。

示于图7C中的终止结构700c还可包括延伸沟槽，该延伸沟槽沿着纵向轴线L从凹进沟槽屏蔽电极730a的端部延伸。如图7C所示，终止结构700c还可包括从其他凹进沟槽屏蔽电极的相应端部延伸的附加延伸沟槽。终止结构 700c的延伸沟槽可包括第一部分760c1和第二部分760c2。图7C中的延伸沟槽的第一部分760c1可以是电介质填充的，并且可比沟槽屏蔽电极710c、720c和 730c的相应沟槽更窄(沿着线W)，并且由于蚀刻加工属性而更浅(沿着竖直轴线，进入和离开页面)。图7C中的延伸沟槽的第二部分760c2包括浮动导电(例如，n型多晶硅)电极，该浮动导电电极设置在屏蔽介电层上，该屏蔽介电层设置在终止结构700c的延伸沟槽的第二部分760c2的沟槽中。另外，图 7C中的延伸沟槽的第二部分760c2可比沟槽屏蔽电极710c、720c和730c的相应沟槽更宽(沿着线W)，并且因此由于蚀刻加工属性而更深(沿着竖直轴线，进入和离开页面)。在其他实施方式中，图7C中的延伸沟槽的第二部分760c2 可以是电介质填充的。

如图7D所示，终止结构700d可包括多个标准沟槽屏蔽电极，包括沟槽屏蔽电极710b和720b，它们在有源区和终止区之间延伸。终止结构700d还可包括多个凹进沟槽屏蔽电极，包括沟槽屏蔽电极730d。沟槽屏蔽电极710d、720d 和730d可各自包括导电(例如，n多晶硅)电极，该导电电极设置在屏蔽介电层上并且与在有源区中实现的对应有源功率器件的源极电势耦接。

图7B中所示的终止结构700d还包括延伸沟槽，该延伸沟槽包括多个延伸沟槽部分760d1、760d2、760d3和760d4，其中延伸沟槽沿着纵向轴线L从凹进沟槽屏蔽电极730d的端部延伸。如图7D所示，终止结构700d还可包括从其他凹进沟槽屏蔽电极的相应端部延伸的附加延伸沟槽(具有多个部分)。图 7D中的延伸沟槽的部分760d1可以是电介质填充的，并且可比沟槽屏蔽电极 710d、720d和730d的相应沟槽更窄(沿着线W)，并且由于蚀刻加工属性而更浅(沿着竖直轴线，进入和离开页面)。

图7D中的延伸沟槽的部分760d2、760d3和760d4(以及延伸沟槽的没有具体参考的类似部分)可包括浮动导电(例如，n型多晶硅)电极，该浮动导电电极设置在屏蔽介电层上，该屏蔽介电层设置在部分760d2、760d3和760d4 的相应沟槽中。图7D中的延伸沟槽的部分760d3(以及延伸沟槽的没有具体参考的类似部分)可比沟槽屏蔽电极710d、720d和730d的相应沟槽更窄(沿着线W)，并且由于蚀刻加工属性而更浅(沿着竖直轴线，进入和离开页面)。另外，图7D中的延伸沟槽的部分760d2和760d4(以及延伸沟槽的没有具体参考的类似部分)可比沟槽屏蔽电极710d、720d和730d的相应沟槽更宽(沿着线W)，并且由于蚀刻加工属性而更深(沿着竖直轴线，进入和离开页面)。在其他实施方式中，图7D中的延伸沟槽的部分760d2、760d3和760d4(以及延伸沟槽的在图7D中没有具体参考的类似部分)可以是电介质填充的。

终止结构700d还可包括边界沟槽770d。边界沟槽770d可包括沉积在设置在边界沟槽770d中的屏蔽介电层上的浮动导电(例如，n型多晶硅)电极。如图7D所示，终止结构700d的延伸沟槽可从凹进沟槽屏蔽电极730d的端部延伸到边界沟槽770d(例如，延伸沟槽可与凹进沟槽屏蔽电极730b的沟槽以及边界沟槽770b流体地相关联/邻接)。在其他实施方式中，边界沟槽770d可以是电介质填充的。在实施方式中，边界沟槽可被包括在本文所述的其他终止结构中，诸如终止结构100、700a和700c。

在第一实施例中，功率半导体器件可包括具有有源区和终止区的半导体区；限定在半导体区中的第一沟槽屏蔽电极，该第一沟槽屏蔽电极沿着纵向轴线延伸，第一沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分，第一沟槽屏蔽电极的第二部分沿着纵向轴线从有源区延伸第一距离进入终止区；限定在半导体区中的第二沟槽屏蔽电极，该第二沟槽屏蔽电极沿着纵向轴线与第一沟槽屏蔽电极平行地延伸，第二沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分，第二沟槽屏蔽电极的第二部分沿着纵向轴线从有源区延伸第一距离进入终止区；以及限定在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的半导体区中的第三沟槽屏蔽电极，该第三沟槽屏蔽电极沿着纵向轴线与第一沟槽屏蔽电极和第二沟槽屏蔽电极平行地延伸，第三沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分，第三沟槽屏蔽电极的第二部分沿着纵向轴线从有源区延伸第二距离进入终止区，该第二距离小于第一距离。

在基于第一实施例的第二实施例中，功率半导体器件还包括沿着纵向轴线延伸的延伸沟槽，该延伸沟槽可设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的终止区中，延伸沟槽可从第三沟槽屏蔽电极的端部延伸，延伸沟槽具有设置在其中的电介质。

在基于第二实施例的第三实施例中，延伸沟槽可以是第一延伸沟槽，功率半导体器件还可包括第二延伸沟槽，该第二延伸沟槽沿着纵向轴线与第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的第一延伸沟槽平行地延伸，第二延伸沟槽可从第三沟槽屏蔽电极的端部延伸，第二延伸沟槽可具有设置在其中的电介质。

在基于第二实施例和第三实施例中的任一项的第四实施例中，延伸沟槽可具有沿着正交于纵向轴线的水平轴线的宽度，该宽度小于第三沟槽屏蔽电极沿着水平轴线的宽度；以及沿着正交于纵向轴线和水平轴线的竖直轴线的深度，该深度小于第三沟槽屏蔽电极沿着竖直轴线的深度。

在基于第一实施例的第五实施例中，功率半导体器件还包括延伸沟槽，该延伸沟槽包括沿着纵向轴线延伸的第一延伸沟槽部分，该第一延伸沟槽部分设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的终止区中，第一延伸沟槽部分可从第三沟槽屏蔽电极的端部延伸，第一延伸沟槽部分具有设置在其中的电介质；以及沿着纵向轴线延伸的第二延伸沟槽部分，该第二延伸沟槽部分设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的终止区中，第二延伸沟槽部分从第一延伸沟槽部分的端部延伸，第二延伸沟槽部分是电介质填充的或者具有设置在其中的浮动导电电极。

在基于第五实施例的第六实施例中，第一延伸沟槽部分可具有：沿着正交于纵向轴线的水平轴线的宽度，该宽度小于第三沟槽屏蔽电极沿着水平轴线的宽度；以及沿着正交于纵向轴线和水平轴线的竖直轴线的深度，该深度小于第三沟槽屏蔽电极沿着竖直轴线的深度；并且第二延伸沟槽部分可具有：沿着水平轴线的宽度，该宽度大于第三沟槽屏蔽电极沿着水平轴线的宽度；以及沿着竖直轴线的深度，该深度大于第三沟槽屏蔽电极沿着竖直轴线的深度。

在基于第五实施例的第六实施例中，延伸沟槽还可包括：沿着纵向轴线延伸的第三延伸沟槽部分，该第三延伸沟槽部分设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的终止区中，第三延伸沟槽部分从第二延伸沟槽部分的端部延伸，第三延伸沟槽部分是电介质填充的或者具有设置在其中的浮动导电电极；以及沿着纵向轴线延伸的第四延伸沟槽部分，该第四延伸沟槽部分设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的终止区中，第四延伸沟槽部分从第三延伸沟槽部分的端部延伸，第四延伸沟槽部分是电介质填充的或者具有设置在其中的浮动导电电极。

在基于第五实施例和第六实施例中的任一项的第七实施例中，第三延伸沟槽部分可具有：沿着正交于纵向轴线的水平轴线的宽度，该宽度小于第三沟槽屏蔽电极沿着水平轴线的宽度；以及沿着正交于纵向轴线和水平轴线的竖直轴线的深度，该深度小于第三沟槽屏蔽电极沿着竖直轴线的深度；并且第四延伸沟槽部分可具有：沿着水平轴线的宽度，该宽度大于第三沟槽屏蔽电极沿着水平轴线的宽度；以及沿着竖直轴线的深度，该深度大于第三沟槽屏蔽电极沿着竖直轴线的深度。

在基于第七实施例的第八实施例中，第一沟槽屏蔽电极、第二沟槽屏蔽电极和第三沟槽屏蔽电极可各自包括设置在介电层上的导电电极，该介电层使导电电极与半导体区绝缘，该导电电极电耦接到功率半导体器件的源极电势。

在基于前述实施例中任一项的第九实施例中，半导体区可包括外延层，该外延层具有从外延层的上表面在外延层的深度上增加的分级掺杂浓度。

在基于前述实施例中任一项的第十实施例中，功率半导体器件还可包括设置在有源区中的沟槽栅极金属氧化物场效应晶体管(MOSFET)。

在基于前述实施例中任一项的第十一实施例中，纵向轴线可以是第一纵向轴线，功率半导体器件还可包括设置在终止区中的边界沟槽，该边界沟槽沿着正交于第一纵向轴线的第二纵向轴线延伸，边界沟槽与在第三沟槽屏蔽电极和边界沟槽之间延伸的延伸沟槽流体地相关联，边界沟槽通过限定在半导体区中的相应台面与第一沟槽屏蔽电极和第二沟槽屏蔽电极隔离，边界沟槽是电介质填充的或者具有设置在其中的浮动导电电极。

在基于第十二实施例的第十三实施例中，延伸沟槽可包括第一部分和第二部分，该第一部分是电介质填充的，并且第二部分可具有设置在其中的浮动导电电极。

在第十四实施例中，功率半导体器件可包括：具有有源区和终止区的半导体区；限定在半导体区中的第一沟槽屏蔽电极，该第一沟槽屏蔽电极沿着纵向轴线延伸，第一沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分；限定在半导体区中的第二沟槽屏蔽电极，该第二沟槽屏蔽电极与第一沟槽屏蔽电极平行地延伸，第二沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分；限定在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间的半导体区中的第三沟槽屏蔽电极，该第三沟槽屏蔽电极与第一沟槽屏蔽电极和第二沟槽屏蔽电极平行地延伸，第三沟槽屏蔽电极具有设置在有源区中的第一部分以及设置在终止区中的第二部分；限定在半导体区中的第一台面，该第一台面设置在第一沟槽屏蔽电极的沟槽和第三沟槽屏蔽电极的沟槽之间；限定在半导体区中的第二台面，该第二台面设置在第二沟槽屏蔽电极和第三沟槽屏蔽电极之间，第一台面和第二台面具有沿着半导体区的表面的第一宽度；限定在半导体区中的第三台面，该第三台面设置在第一沟槽屏蔽电极和第二沟槽屏蔽电极之间，第三台面具有沿着半导体区的表面的第二宽度，该第二宽度大于第一宽度。

在基于第十四实施例的第十五实施例中，第三台面可与第一台面和第二台面流体地相关联。

在基于第十四实施例和第十五实施例中任一项的第十六实施例中，半导体区可包括外延层，该外延层具有从外延层的上表面在外延层的深度上增加的分级掺杂浓度。

在基于第十四至第十六实施例中任一项的第十七实施例中，第一沟槽屏蔽电极、第二沟槽屏蔽电极和第三沟槽屏蔽电极各自可包括设置在介电层上的导电电极，该介电层使导电电极与半导体区绝缘，该导电电极电耦接到功率半导体器件的源极电势。

在基于第十四至第十七实施例中任一项的第十八实施例中，功率半导体器件还可包括设置在有源区中的沟槽栅极金属氧化物场效应晶体管(MOSFET)。

在基于第十四至第十八实施例中任一项的第十九实施例中，纵向轴线可以是第一纵向轴线，功率半导体器件还可包括设置在终止区中的边界沟槽，该边界沟槽沿着正交于第一纵向轴线的第二纵向轴线延伸。

应当理解，在前面的描述中，当元件诸如层、区域或衬底被提及在另一个元件上，连接到另一个元件，电连接到另一个元件，耦合到另一个元件，或电耦合到另一个元件上时，该元件可直接在另一个元件上，连接或耦合到另一个元件上，或者可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件可以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。

如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…以下、在…之下、与…相邻等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…之上和在…之下的相对术语可分别包括竖直地在…之上和竖直地在…之下。在一些实施方式中，术语相邻可包括与…横向相邻、与…竖直相邻或与…水平相邻。

本文所述的各种装置和技术可使用各种半导体处理和/或封装技术来实现。一些实施方案可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、碳化硅(SiC)等等。

虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求旨在涵盖落入实施方案的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方案可包括所描述的不同实施方案的功能、部件和/或特征的各种组合和/或子组合。