像素结构以及阵列基板的制作方法

本实用新型属于显示技术领域，具体涉及一种像素结构以及阵列基板。

背景技术：

目前，随着人们生活和工作的需求日益增加，显示装置已经在人们日常生活和工作必不可少的电子装置。而像素结构作为显示装置的重要组成部分，并且对于显示装置的显示效果或者其他性能具有决定性的作用。

现有技术中一种像素结构主要由晶体管、发光单元以及存储电容组成。其中，存储电容由单独设置的存储电极以及发光单元中的像素电极形成。由于像素结构的尺寸不宜过大，因此该存储电容的容量也受到了限制，从而限制了该像素结构性能。

为了解决上述问题，现有技术的另一种像素结构通过增加一个电极板来增大存储电容的容量，但是这样不仅导致像素结构的厚度增加，而且增加了像素结构的制作工序，使得像素结构的制作工序的复杂化，从而提高制作成本。

技术实现要素：

本实用新型至少部分解决现有的像素结构的存储电容的容量小的问题，提供一种存储电容的容量大并且制作工序简单的像素结构。

解决本实用新型技术问题所采用的技术方案是一种像素结构，包括基底以及设于所述基底上的存储电极、像素电极、晶体管，所述晶体管的漏极与所述像素电极电连接，其特征在于，

所述晶体管的有源层包括漏极区、源极区、位于所述漏极区和所述源极区之间的沟道区、与所述漏极区连接的存储区，所述存储区与所述存储电极相对设置以构成存储电容的至少一部分；

所述有源层由半导体材料构成，所述漏极区、所述源极区、所述存储区由导体化的半导体材料构成。

进一步优选的是，所述半导体材料为透明半导体材料.

进一步优选的是，所述半导体材料为金属氧化物半导体材料。

进一步优选的是，所述金属氧化物半导体材料为氧化铟锌锡或氧化铟镓锌。

进一步优选的是，所述有源层由金属氧化物材料构成时，所述漏极区、源极区、存储区的含氧量小于所述沟道区的含氧量。

进一步优选的是，所述存储区的含氧量小于所述漏极区和所述源极区的含氧量。

进一步优选的是，所述沟道区的平均氧原子重量百分比为24～27％；所述漏极区的平均氧原子重量百分比为17-20％；所述存储区的平均氧原子重量百分比为10-13％；所述源极区的平均氧原子重量百分比为17-20％。

进一步优选的是，所述像素电极设于所述存储区远离所述基底的一侧。

进一步优选的是，所述存储电极与所述晶体管的漏极和源极同层设置，且与所述像素电极相对以形成所述存储电容的至少一部分。

进一步优选的是，该像素结构还包括：层间绝缘层，覆盖所述有源层；所述晶体管的源极和漏极设于所述层间绝缘层远离所述基底一侧，且通过所述层间绝缘层中的第一过孔分别与所述源极区和所述漏极区电连接。

进一步优选的是，该像素结构还包括：钝化层，覆盖所述晶体管的漏极和源极；所述像素电极设于所述钝化层远离所述基底一侧，并通所述过钝化层中的第二过孔与所述晶体管的漏极电连接。

进一步优选的是，该像素结构还包括：缓冲层，设于所述有源层与所述基底之间。

进一步优选的是，所述晶体管的栅极绝缘层设于所述有源层远离所述基底一侧，所述晶体管的栅极设于所述栅极绝缘层远离所述基底一侧。

解决本实用新型技术问题所采用的技术方案是一种阵列基板，包括上述的所述像素结构。

解决本实用新型技术问题所采用的技术方案是一种像素结构的制作方法，所述像素结构为上述的所述像素结构，所述像素结构的制作方法包括：

形成半导体材料的有源层；

对所述有源层的所述漏极区、所述源极区、所述存储区进行导体化。

进一步优选的是，所述形成半导体材料的有源层包括：形成有源材料层；形成覆盖所述有源材料层的光刻胶；对所述光刻胶进行阶梯曝光和显影，去除所述有源层之外的区域对应的光刻胶，并使得所述有源层的沟道区对应的光刻胶的厚度大于所述有源层其余位置对应的光刻胶的厚度；刻蚀除去暴露的有源材料层，形成有源层；所述对所述有源层的所述漏极区、所述源极区、所述存储区进行导体化包括：去除所述有源层除所述沟道对应的光刻胶之外的光刻胶，使得所述有源层的所述漏极区、源极区、存储区暴露；对所述漏极区、源极区、存储区进行导体化；去除所述沟道区对应的光刻胶。

进一步优选的是，所述像素结构中的有源层由金属氧化物半导体材料构成；所述对所述漏极区、源极区、存储区进行导体化包括：在还原性气氛下对所述漏极区、所述源极区、所述存储区进行等离子处理，使得所述漏极区、所述源极区、所述存储区导体化。

进一步优选的是，所述还原性气氛为含氢气环境。

进一步优选的是，所述对所述有源层的所述漏极区、所述源极区、所述存储区进行导体化之后还包括：形成晶体管的源极、漏极、栅极、存储电极以及像素电极。

进一步优选的是，所述形成晶体管的源极、漏极、栅极、存储电极以及像素电极包括：在所述沟道区远离所述基底一侧形成栅极绝缘层，在所述栅极绝缘层远离所述基底一侧形成栅极；形成覆盖所述有源层以及所述栅极的层间绝缘层，在所述层间绝缘层中形成连接所述源极区和所述漏极区的第一过孔；形成覆盖所述层间绝缘层的电极层，对所述电极层图案化以形成源极、漏极、存储电极；形成覆盖所述层间绝缘层、源极、漏极以及存储电极的钝化层，在所述钝化层中形成连接所述漏极的第二过孔；形成像素电极。

附图说明

图1为本实用新型的实施例的一种像素结构的剖面结构图；

图2为本实用新型的实施例的一种像素结构有源层各个区域含氧量曲线图；

图3a至3f为本实用新型的实施例的一种像素结构制作方法各个步骤对应的剖面图；

其中，附图标记为：10基底；20缓冲层；30有源层；31源极区；32沟道区；33漏极区；34存储区；41源极；42漏极；43栅极；44存储电极；50层间绝缘层；60钝化层；70像素电极；80光刻胶。

具体实施方式

为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。

在本实用新型中，两结构“同层设置”是指二者是由同一个材料层形成的，故它们在层叠关系上处于相同层中，但并不代表它们与基底间的距离相等，也不代表它们与基底间的其它层结构完全相同。

在本实用新型中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其他工艺。

实施例1：

如图1所示，本实施例提供一种像素结构，包括基底10以及设于基底10上的存储电极44、像素电极70、晶体管，晶体管的漏极42与像素电极70电连接，晶体管的有源层30包括漏极区33、源极区31、位于漏极区33和源极区31之间的沟道区32、与漏极区33连接的存储区34，存储区34与存储电极44相对设置以构成存储电容的至少一部分；有源层30由半导体材料构成，漏极区33、源极区31、存储区34由导体化的半导体材料构成。

其中，这里所说的晶体管还包括栅极43以及源极41，并且有源层30中的漏极区33与漏极42连接、源极区31与源极41连接、沟道区32与栅极43对应。在有源层30中(图1中从左到右)依次为源极区31、沟道区32、漏极区33以及存储区34，沟道区32为未导体化的导体材料构成。

本实施例的像素结构中，有源层30的存储区34作为存储电容的一个电极板，存储电极44作为存储电容的另一个电极板，也就说在形成有源层30的源极区31和漏极区33的同时可以形成存储电容的一个电极板，这样不仅可以简化像素结构的制备工序，使得制作成本降低，而且可以使该像素结构比现有技术的像素结构的厚度薄，从而减小像素结构的尺寸。

优选的，半导体材料为透明半导体材料。

其中，也就说晶体管的有源层30可以由透明半导体材料构成，因为这样的半导体材料易于实现导体化。

优选的，半导体材料为金属氧化物半导体材料，例如，金属氧化物半导体材料为氧化铟锌锡(ITZO)、氧化铟镓锌(ITZO)，或者其他适合的金属氧化物半导体材料。

优选的，有源层30中的漏极区33、源极区31、存储区34的含氧量小于沟道区32的含氧量。

具体的，有源层30由金属氧化物材料构成时，可以通过改变有源层30的含氧量来改变其导电性能，即当有源层30的某一区域的含氧量小于一定值时，则该区域被导体化。由于漏极区33、源极区31、存储区34是被导体化的，故它们的含氧量小于沟道区32的含氧量。

由于现有的技术中通过改变金属氧化物半导体材料的含氧量将其导体化的方法(例如在还原性气氛下的离子处理)操作简便，因此，可以简化本实施例的像素结构的制作步骤，从而提高像素结构的生产效率。

进一步的，存储区34的含氧量小于漏极区33和源极区31的含氧量，即，在有源层30中，沟道区32、漏极区33以及存储区34中的含氧量依次减小，而沟道区32至源极区31中的含氧量依次减小。

其中，存储区34的含氧量与漏极区33和源极区31的含氧量不同可能是：由于沟道区32未被导体化，则其中的含氧量不变，而高氧原子含量的沟道区32的氧原子会扩散至与其相邻的漏极区33和源极区31中，沟道区32的氧原子几乎扩散不到与其间隔的存储区34中，故存储区34的含氧量小于漏极区33和源极区31的含氧量。

也就是说，存储区34导电性能比漏极区33和源极区31的导电性能好，而由存储区34和存储电极44形成的存储电容的容量更大，可以进一步提高存储电容的性能。

如图2所示，导体化后的有源层30中的含氧量具体如下，沟道区32的平均氧原子重量百分比为24～27％，例如25.6％；漏极区33的平均氧原子重量百分比为17-20％，例如18.7％；存储区34的平均氧原子重量百分比为10-13％，例如11.8％；源极区31的平均氧原子重量百分比为17-20％，例如18.5％。此外，沟道区32的平均氧原子的原子百分比为55％-65％，例如60.9％；源极区31的平均氧原子的原子百分比为50％-60％，例如55.8％；储存区的平均氧原子的原子百分比为35％-45％，例如40.2％；漏极区33的平均氧原子的原子百分比为50％-60％，例如55.4％。

优选的，像素电极70设于存储区34远离基底10的一侧。

其中，也就是说像素电极70位于储存区的上方，即晶体管位于像素电极70的下方。

优选的，存储电极44与晶体管的漏极42和源极41同层设置，且与像素电极70相对以形成存储电容的至少一部分。

其中，也就是说存储电极44与漏极42、源极41由同一种材料以及同一步骤形成，这样也可以简化像素结构的制作步骤，提高其生产效率。

此外，存储电极44与像素电极70形成存储电容的一部分，存储电极44与有源层30的存储区34形成存储电容的另一部分，即存储电极44、像素电极70以及有源层30的存储区34互相对应，构成的叠层电容。叠层电容不仅可以减少存储电容所占的空间，而且可以增大存储电容的容量，从而提高像素结构的性能。

优选的，本实施例的像素结构还包括：层间绝缘层50，覆盖有源层30；晶体管的源极41和漏极42设于层间绝缘层50远离基底10一侧，且通过层间绝缘层50中的第一过孔分别与源极区31和漏极区33电连接。

优选的，本实施例的像素结构还包括：钝化层60，覆盖晶体管的漏极42和源极41；像素电极70设于钝化层60远离基底10一侧，并通过钝化层60中的第二过孔与晶体管的漏极42电连接。

其中，也就是说钝化层60将像素电极70和存储电极44间隔，以形成有效存储电容。像素电极70与漏极42电连接可以避免像素电极70的浮接，保证像素电极70和存储电极44形成的储存电容的有效性。

优选的，本实施例的像素结构还包括：缓冲层20，设于有源层30与基底10之间。

其中，也就是说缓冲层20将有源层30和基底10间隔开，可以防止金属原子或者杂质从基底10扩散至有源层30中，从而保证有源层30的性能。缓冲层20可以由用来实现此功能的各种材料形成。

优选的，晶体管的栅极绝缘层设于有源层30远离基底10一侧，晶体管的栅极43设于栅极绝缘层远离基底10一侧。

其中，也就是说本实施例的晶体管为“顶栅结构”的晶体管，这样减小像素结构的厚度，以形成薄型的显示装置。

实施例2：

本实施例提供一种阵列基板，用于制作显示装置，其包括实施例1中像素结构。

具体的，该显示装置可为液晶显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实施例的阵列基板具有体积小，制作工艺简单，制作成本低等优点。

实施例3：

本实施例提供一种实施例1描述的像素结构的制作方法，包括：

形成半导体材料的有源层30；

对有源层30的漏极区33、源极区31、存储区34进行导体化。

也就是说，可通过对有源层30的漏极区33、源极区31、存储区34导体化形成以上实施例中的有源层30。

而本实施的像素结构的制作方法具体可以包括：

S10，如图3a所示，形成缓冲层20。

具体的，在基底10上形成缓冲层20，缓冲层20将基底10的上表面覆盖。缓冲层2012可以防止金属原子或者杂质从衬底10扩散至其上表面层结构中。缓冲层20可以由用来实现此功能的各种材料形成。

S20，形成有源层30。

具体的，S21，如图3b所示，形成有源材料层。其中，有源材料层覆盖缓冲层20，有源材料层可以由透明半导体材料、金属氧化物半导体材料，或者其他适合的材料构成。

S22，如图3b所示，采用涂覆的方式，形成覆盖有源材料层的光刻胶80。其中，该光刻胶80要将有源材料层全部覆盖，该光刻胶80具有一定厚度。

S23，如图3c所示，对光刻胶80进行阶梯曝光和显影，去除有源层30之外的区域对应的光刻胶80，并使得有源层30的沟道区32对应的光刻胶80的厚度大于有源层30其余位置对应的光刻胶80的厚度。

S24，如图3c所示，刻蚀除去暴露的有源材料层，形成有源层30。此时的有源层30上的光刻胶80也是阶梯状的，在有源层30的沟道区32对应的光刻胶80厚度大于源极区31、漏极区33以及存储区34对应的光刻胶80的厚度。

S30，如图3d所示，有源层30的漏极区33、源极区31、存储区34进行导体化。

S31，去除有源层30除沟道区32对应的光刻胶80之外的光刻胶80，使得有源层30的漏极区33、源极区31、存储区34暴露。位于沟道区32的光刻胶80用于保护沟道区32之后不会被导体化。

S32，对漏极区33、源极区31、存储区34进行导体化。

优选的，导体化具体为在还原性气氛下对漏极区33、源极区31、存储区34进行等离子处理，使得漏极区33、源极区31、存储区34的含氧量变小，从而使得漏极区33、源极区31、存储区34导体化。

优选的，还原性气氛可以为含氢气环境，或者其他适合的还原性气体环境。

S33，如图3e所示，去除沟道区32对应的光刻胶80。

S40，如图3f所示，形成栅极43、源极41、漏极42以及存储电极44。

其中，S41，在沟道区32远离基底10一侧形成栅极绝缘层，在栅极绝缘层远离基底10一侧形成栅极43。

S42，形成覆盖有源层30以及栅极43的层间绝缘层50，在层间绝缘层50中形成连接源极区31和漏极区33的第一过孔；

S43，形成覆盖层间绝缘层50的电极层，对电极层图案化以形成源极41、漏极42、存储电极44。

其中，源极41、漏极42分别通过第一过孔与有源层30的源极区31、漏极区33连接，而存储电极44与有源层30的存储区34对应以形成存储电容的一部分。

S44，形成覆盖层间绝缘层50、源极41、漏极42以及存储电极44的钝化层60，在钝化层60中形成连接漏极42的第二过孔.

S50，如图1所示，在钝化层60上形成像素电极70，像素电极70通过第二过孔与漏极42连接，像素电极70与存储电极44对应，以形成存储电容的一部分。

本实施例提供的像素结构的制作方法中，在还原性气氛下的离子处理对有源层30的部分进行导体化，该导体化的方式操作简便，容易实现，因此，可以简化本实施例的像素结构的制作步骤，从而提高像素结构的生产效率。

可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。