半导体器件的制作方法

技术总结
本实用新型提供了一种半导体器件，在衬底中的源区和漏区之间形成栅极结构以构成晶体管，然后在栅极结构的底部形成调整区，通过增加晶体管的沟道的掺杂浓度以在沟道内形成一个势垒，从而阻挡漏电流的通过，进而减小了沟道漏电流，同时，由于势垒并不是很高，在栅极结构上施加一个较低的电压就可以越过势垒，基本不会影响半导体器件的其他电学特性。

技术研发人员：周步康
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2018.09.18
技术公布日：2019.03.26