具有P型屏蔽层的AlGaN/GaN异质结垂直型场效应晶体管及其制作方法与流程

本发明涉及功率半导体器件领域，尤其涉及一种具有p型屏蔽层的algan/gan异质结垂直型场效应晶体管。

背景技术：

氮化镓材料作为第三代半导体材料的核心之一，相比si和碳化硅(sic)特殊之处在于其所具有极化效应。algan/gan异质结通过自发极化和压电极化效应在异质结界面处形成高密度二维电子气(twodimensionalelectrongas，2deg)，这种二维电子气在异质结导电沟道中具有很高的迁移率，从而使algan/ganhemts具有很低的导通电阻。然而肖特基栅algan/ganhemt器件的反向漏电较大，导致器件的击穿电压、效率、增益等关键性能恶化。

在宽带隙半导体中杂质扩散速率很低，即使在高温情况下也是如此，因此一般采用双注入工艺，注入结较浅，当p型基区的耗尽区达到源区，会出现源漏穿通现象，导致击穿电压受到限制。宽带隙材料器件中为了避免基区穿通效应，需要高掺杂浓度的p型基区，由于宽带隙材料特性会导致极高的阈值电压。此外在器件关断时，由于较高的电压，栅介质层中内会产生高电场，很容易导致氧化层破裂甚至击穿，器件的寿命和可靠性也会大大降低。

技术实现要素：

本发明提出一种具有p型屏蔽层的algan/gan异质结垂直型场效应晶体管，旨在进一步提高垂直型场效应晶体管的击穿电压，降低其导通电阻，改善器件的性能。

本发明的技术方案如下：

该具有p型屏蔽层的algan/gan异质结垂直场效应晶体管，包括：

半导体材料的衬底，兼作漏区；

在衬底上外延生长形成的n型gan外延层，作为漂移区；

分别在漂移区上部的左、右两端区域形成的两处p型基区以及相应的n+型源区和p+沟道衬底接触；每一处p型基区中形成沟道，其中n+型源区与沟道邻接，p+沟道衬底接触相对于n+型源区位于沟道远端；

栅介质层，覆盖两处p型基区相应的沟道部分；

栅极，位于栅介质层上表面；

源极，覆盖两处p+沟道衬底接触与相应n+型源区相接区域的上表面；

漏极，位于衬底下表面；

有别于现有技术的是：

所述漂移区分为：

a、在衬底上外延生长的轻掺杂漂移区；

b、在轻掺杂漂移区中部通过离子注入形成的重掺杂漂移区；

对应于器件中部，在重掺杂漂移区及其两侧邻接的轻掺杂漂移区部分的表面异质外延生长有algan层，使得algan/gan异质结能够产生二维电子气(2deg)，形成器件的横向低阻导电通道，并且在漂移区中引入纵向低阻导电通道；

algan层表面设置有源介质层，满足覆盖2deg的界面，源介质层设置有第三处源极，三处源极共接；

两处p型基区以及相应的n+型源区和p+沟道衬底接触的下方通过离子注入还形成有p型屏蔽层。

轻掺杂漂移区的厚度和由器件的耐压要求决定，重掺杂漂移区的掺杂浓度以及深度(厚度)由器件的导通电阻决定。

进一步的，轻掺杂漂移区的掺杂浓度比重掺杂漂移区的掺杂浓度小1-3个数量级。

进一步的，重掺杂漂移区的掺杂浓度典型值为1×10¹⁶cm^-3～1×10¹⁸cm^-3；轻掺杂漂移区的掺杂浓度典型值为1×10¹⁵cm^-3～1×10¹⁶cm^-3。

进一步的，p型掺杂采用的元素为镁或铁。

p型屏蔽层的掺杂浓度和厚度由器件的耐压要求决定，p型基区的掺杂浓度由器件的阈值电压决定。

进一步的，p型基区的掺杂浓度典型值为1×10¹⁶cm^-3～1×10¹⁷cm^-3。

进一步的，p型屏蔽层的掺杂浓度典型值为1×10¹⁷cm^-3～1×10¹⁹cm^-3。

进一步的，耐压为800v时，漂移区的厚度为5μm。

进一步的，栅介质层的厚度典型值为0.02～0.1μm，源介质层的厚度典型值为0.5μm～1μm。

一种制作上述具有p型屏蔽层的algan/gan异质结垂直型场效应晶体管的方法，包括以下步骤：

(1)取氮化镓材料制作衬底，同时作为漏区；

(2)在衬底上形成外延层，得到轻掺杂漂移区；

(3)在轻掺杂外延层中间区域通过离子注入形成重掺杂漂移区；

(4)根据所设计击穿电压的要求重复步骤(2)和(3)达到所要求的漂移区厚度；

(5)在重掺杂漂移区及其邻接的轻掺杂漂移区部分表面通过异质外延形成algan层；

(6)在预定区域刻蚀去除algan层，在掩膜的保护下，采用离子注入形成p型基区及其n+型源区和p+沟道衬底接触，形成相应的沟道，以及后续的介质层淀积；

(7)在沟道表面形成栅介质层，并淀积金属形成栅极；

(8)在中间algan/gan上面形成源介质层；

(9)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；

(10)在接触孔内淀积金属并刻蚀去除周边其余的钝化层，形成源极，并将三处源极共接。

本发明技术方案的有益效果如下：

本发明将algan/gan异质结形成的二维电子气和特殊的漂移区构造了电流的低阻导电通道；器件关断时，p型屏蔽层有效降低了栅介质层中的峰值电场，提高了器件的可靠性，2deg引入了新的电荷，改变了器件中的电场分布，提高了击穿电压，在器件导通时，2deg和重掺杂的漂移区改变了电流分布，大幅度降低了器件的导通电阻。

采用了p型屏蔽层，解决了宽带隙半导体材料在高电压下容易发生源漏穿通的问题，使得可以减小沟道的浓度以获取合适的阈值电压。

基于p型屏蔽层algan/gan异质结垂直型场效应晶体管，在相同漂移区长度的情况下，具有更高的耐压和更低的导通损耗。

附图说明

图1为本发明的结构示意图，器件结构沿图中虚线对称。

其中，1-p+沟道衬底接触(p+型体区)；2-n+型源区；3-p型基区；4-栅介质层；5-algan层；6-源极；7-源介质层；8-栅极；9-源极；10-p型屏蔽层；11-轻掺杂漂移区；12-漏区；13-漏极；14-重掺杂漂移区。

具体实施方式

下面结合附图以n沟道的具有p型屏蔽层的algan/gan异质结垂直型场效应晶体管为例介绍本发明。

如图1所示，本实施例的结构中，漂移区分为两部分：在衬底上外延生长的轻掺杂漂移区11和在轻掺杂漂移区中部通过离子注入形成的重掺杂漂移区14。对应于器件中部，在重掺杂漂移区14及其两侧邻接的轻掺杂漂移区10部分的表面异质外延生长有algan层5；algan层表面设置有源介质层7，覆盖2deg的界面；三处源极共接。利用algan/gan异质结作为部分导电通道，改善了器件的击穿电压与导通电阻的矛盾关系；并在基区下方设置p型屏蔽层，有效的解决了源漏穿通问题，而且降低了栅介质层中的峰值电场。

轻掺杂漂移区的掺杂浓度根据设计的击穿电压确定，典型掺杂浓度范围为1×10¹⁵cm^-3～1×10¹⁶cm^-3。

重掺杂漂移区的掺杂浓度根据设计的击穿电压确定，典型掺杂浓度范围为1×10¹⁶cm^-3～1×10¹⁸cm^-3。

p型基区的掺杂浓度根据设计的阈值电压确定，典型掺杂浓度范围为

1×10¹⁶cm^-3～1×10¹⁷cm^-3。

p型屏蔽层的掺杂浓度根据设计的击穿电压确定，典型掺杂浓度范围为1×10¹⁷cm^-3～1×10¹⁹cm^-3。

n型氮化镓外延层的厚度根据设计的击穿电压确定，例如：耐压为800v时，n型宽带隙外延层的厚度大约为5μm；

栅介质层的厚度根据阈值电压确定，典型值为0.02～0.1μm，源介质层的厚度根据击穿电压确定，典型值为0.5μm～1μm。

该器件的制作方法如下：

(1)取宽带隙gan半导体材料制作衬底12，同时作为漏区；

(2)在n+型衬底12上表面形成宽带隙gan半导体材的n型外延层，在中间区域通过离子注入形成重掺杂漂移区，外延注入的次数由所设计的击穿电压确定，例如耐压800v时候，漂移区的长度典型值为5μm，需要2～3次外延注入；

(3)在n+型衬底12下表面形成金属化漏极；

(4)在所述漂移区上通过异质外延形成algan层；

(5)在指定区域刻蚀去除algan层，在掩膜的保护下，在gan外延层上部的左、右两端区域采用离子注入形成p型屏蔽层、p型基区及其n+型源区和p+沟道衬底接触，形成相应的沟道；

(6)在两侧沟道表面形成栅介质层，并淀积金属形成栅极；

(7)在中间algan/gan形成源介质层；

(8)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；

(9)在接触孔内淀积金属并刻蚀(去除周边其余的钝化层)形成源极，并将两处源极共接。

该器件采用了p型屏蔽层，同时利用algan/gan异质结的二维电子气和特殊的漂移区形成电流的低阻导电通道。由于p型屏蔽层的作用，解决了氮化镓半导体材料在高电压下容易发生源漏穿通的问题，可以减小沟道的浓度以获取合适的阈值电压。器件关断时，p型屏蔽层有效降低了栅介质层中的峰值电场，提高了器件的可靠性，二维电子气引入了新的电荷，改变了器件中的电场分布，提高了击穿电压，同时弱化了击穿电压与漂移区浓度之间的矛盾关系。器件导通时，由于新的导电通道改变了传统垂直型场效应晶体管的电流分布，使得在漂移区浓度较低的情况下也能实现较低的导通电阻。结合以上优势，在相同漂移区长度的情况下，本发明具有更高的耐压和更低的导通电阻。

经isetcad仿真表明，本发明提出的新型器件的性能较之于传统宽禁带垂直型场效应晶体管明显提升，当两种器件具有相等的击穿电压时，新型器件的导通电阻下降了30％以上。

本发明所述的半导体材料也包括能形成二维电子气的其他半导体材料，如砷化镓等，也应视为属于本申请权利要求的保护范围。

本发明中的垂直型场效应晶体管当然也可以为p型沟道，其结构与n沟道垂直型场效应晶体管等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。