具有AlGaN/GaN异质结的横向晶体管及其制作方法与流程

本发明涉及功率半导体器件领域，具体涉及一种具有algan/gan异质结的横向晶体管。

背景技术：

横向场效应管具有易集成，热稳定性好，较好的频率稳定性，低功耗，多子导电，功率驱动小，开关速度高等优点是智能功率电路和高压器件的核心。由于便携式电源管理和汽车电子产品的市场需求日益增长，在全球范围内受到越来越多的关注。

宽禁带半导体材料由于具有禁带宽度大，电子漂移饱和速度高、介电常数小、导电性能好的特点，其本身具有的优越性质及其在功率器件领域应用中潜在的巨大前景gan材料作为第三代半导体材料的核心之一，相比碳化硅(sic)特殊之处在于其所具有极化效应。然而，由于氮化物材料没有天然的衬底，需要依靠材料生长的方式实现单晶材料。gan晶体具有很高的熔点(2300℃)，但其分解点在900℃左右，即在熔点处gan的存在需要极高的平衡氮气压，因此使用si单晶制备的标准方法来生长gan单晶是几乎不可能的，在其他衬底上通过异质外延的方式生长单晶薄膜是目前氮化物半导体材料制备的主流技术。

技术实现要素：

本发明提出了一种具有algan/gan异质结的横向晶体管，不仅突破了横向器件中随着漂移区长度增加而导通电阻大幅增加的问题，还能同时改变表面横向电场和优化纵向电场，大幅度提高器件的性能。

本发明的技术方案如下：

该具有algan/gan异质结的横向晶体管，包括：

半导体材料的衬底；

在衬底表面异质外延形成的gan外延层；

基于gan外延层的一端通过离子注入形成的基区、源区以及沟道衬底接触；基区表面覆盖有栅介质层；

基于gan外延层的另一端通过离子注入形成的漏区；

有别于现有技术的是：

gan外延层靠近基区一侧的区域通过离子注入形成有n型漂移区；

gan外延层余下的区域(n型漂移区与漏区之间)通过异质外延形成有algan层，algan/gan异质结长度大于n型漂移区的长度；

在基区、源区下方的gan外延层还通过离子注入形成有p型屏蔽层。

进一步的，衬底的材料采用碳化硅、蓝宝石或硅。

进一步的，衬底的掺杂浓度根据设计的击穿电压和不同的衬底材料确定，典型值为1×10¹⁴cm^-3～1×10¹⁶cm^-3。

进一步的，n型漂移区的掺杂浓度根据设计的击穿电压确定，典型掺杂浓度范围为1×10¹⁶cm^-3～1×10¹⁸cm^-3。

进一步的，p型屏蔽层的掺杂浓度根据设计的击穿电压确定，典型掺杂浓度范围为1×10¹⁷cm^-3～1×10¹⁹cm^-3。

进一步的，algan/gan异质结长度是n型漂移区长度的3～10倍。

进一步的，栅介质层的材料为二氧化硅或高k材料(高k材料例如：氮化硅、氧化铝等)。

进一步的，栅介质层的厚度根据阈值电压确定，典型值为0.02～0.1μm；gan外延层的厚度典型值为1μm～2μm；n型漂移区的厚度根据设计的击穿电压确定，典型值0.2μm～1.5μm。

一种制作上述具有algan/gan异质结的横向晶体管，包括以下步骤：

(1)取半导体材料制作衬底；

(2)在衬底上通过异质外延形成gan外延层；

(3)在gan外延层的预定区域通过离子注入形成n型漂移区；

(4)在gan外延层表面通过异质外延形成algan层；

(5)在预定区域刻蚀去除algan层，在掩膜的保护下，通过离子注入形成p型屏蔽层和p型基区及其n+型源区和p+沟道衬底接触，形成相应的沟道，以及后续的介质层淀积；

(6)在沟道表面形成栅介质层，并淀积金属形成栅极；

(7)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；

(8)在接触孔内淀积金属并刻蚀(去除周边其余的钝化层)形成源极。

本发明技术方案的有益效果如下：

本发明将algan/gan异质结应用于器件的漂移区。器件关断时，由于2deg引入了新的电荷，降低了器件栅边缘的峰值电场，氮化镓外延层与衬底所形成的异质结优化了器件的纵向电场，提高了击穿电压；在器件导通时，由于存在高电子迁移率的2deg，大幅度降低了器件的导通损耗。

p型屏蔽层避免了源漏穿通问题，降低了栅介质层中的电场，提高了器件的可靠性。

该基于algan/gan异质结的横向晶体管，在相同漂移区长度的情况下，具有更高的耐压和更低的导通损耗，具有更好的性能。

附图说明

图1是本发明的结构示意图。

其中，1-p+沟道衬底接触(p+型体区)；2-源极；3-n+型源区；4-栅介质层；5-基区；6-栅极；7-n型漂移区；8-algan层；9-漏极；10-漏区；11-屏蔽层；12-n型gan外延层；13-衬底材料；14-衬底电极。

具体实施方式

下面结合附图以n沟道具有algan/gan异质结的横向晶体管为例介绍本发明。

如图1所示，本实施例的结构的特点是：

基于gan外延层的一端通过离子注入形成的基区、源区以及沟道衬底接触；基于gan外延层的另一端通过离子注入形成的漏区；gan外延层靠近基区一侧的区域通过离子注入形成有n型漂移区，gan外延层余下的区域(n型漂移区与漏区之间)通过异质外延形成有algan层，algan/gan异质结长度是n型漂移区长度的3～10倍；在基区、源区下方的gan外延层还通过离子注入形成有p型屏蔽层。gan外延层的厚度为1μm～2μm；n型漂移区的厚度为0.2μm～1.5μm。

衬底采用碳化硅，当然也可采用蓝宝石或硅。衬底的掺杂浓度为1×10¹⁴cm^-3～1×10¹⁶cm^-3。n型漂移区的掺杂浓度为1×10¹⁶cm^-3～1×10¹⁸cm^-3。p型屏蔽层的掺杂浓度为1×10¹⁷cm^-3～1×10¹⁹cm^-3。

栅介质层的材料为二氧化硅或氮化硅、氧化铝等高k材料，栅介质层的厚度取0.02～0.1μm。

该器件的制作方法如下：

(1)取半导体材料制作衬底；

(2)在衬底上通过异质外延形成gan外延层；

(3)在gan外延层的预定区域通过离子注入形成n型漂移区；

(4)在gan外延层表面通过异质外延形成algan层；

(5)在预定区域刻蚀去除algan层，在掩膜的保护下，通过离子注入形成p型屏蔽层和p型基区及其n+型源区和p+沟道衬底接触，形成相应的沟道，以及后续的介质层淀积；

(6)在沟道表面形成栅介质层，并淀积金属形成栅极；

(7)在器件表面淀积钝化层，并在对应于源极的位置刻蚀接触孔；

(8)在接触孔内淀积金属并刻蚀去除周边其余的钝化层形成源极。

该器件的部分漂移区为algan/gan异质结。algan/gan异质结通过自发极化和压电极化效应在异质结界面处形成高密度二维电子气(twodimensionalelectrongas，2deg)，二维电子气在异质结导电沟道中具有很高的迁移率，从而使具有algan/gan异质结的横向晶体管具有很低的导通电阻。器件关断时，2deg耗尽，同时在器件表面引入了新的电场峰，降低了器件栅极边缘的峰值电场。氮化镓材料通过在衬底材料上外延形成，氮化镓外延层与衬底之间的异质结优化了晶体管的纵向电场分布，提高了器件的击穿电压。该结构突破了横向器件中随着漂移区长度增加而导致导通电阻大幅增加的问题，导通电阻随漂移区长度增加变化较小，击穿电压却可大幅提升。

经isetcad仿真表明，本发明提出的新型器件的性能较之于传统宽禁带横向晶体管明显提升，当两种器件具有相等的击穿电压时，新型器件的导通电阻下降了30％以上。

本发明所述的半导体材料也包括能形成二维电子气的其他半导体材料，如砷化镓等，也应视为属于本申请权利要求的保护范围。

本发明所述的横向晶体管当然也可以为p型沟道，其结构与n沟道横向晶体管等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换的方案也落入本发明的保护范围。