集成电路及其测试方法与流程

本申请关于一种集成电路，特别是有关于一种多个晶粒封装的集成电路及其测试方法。

背景技术：

系统整合目前是半导体产业发展的一重要趋势。系统整合技术主要包括系统级封装(systeminpackage，sip)、系统级晶片(systemonchip，soc)等。sip是指在一集成电路(integratedcircuit，ic)包装体中包括多个晶粒的封装。由于sip具有微型化、异质性整合(heterogeneousintegration)、低成本、较短的开发时间、较高的产品效能等优点，使得sip近来不断地发展与改良。然而，对于sipic而言，由于封装体的接脚数量有限，使得没有足够的接脚可切换用于测试内部的多个晶粒。因此，可能无法对晶粒进行完整的测试。

技术实现要素：

因此，本发明提供一种采用多晶粒封装的集成电路，其可在有限的封装体的接脚数量下，通过共享接脚的方式来对多个晶粒进行测试。

本发明一实施例提供一种集成电路，其包括基板(例如，导线架(leadframe))、第一晶粒、以及第二晶粒。基板具有第一模拟基板接合垫(例如，一内接脚接合垫(innerleadbondingpad))。第一晶粒配置在该基板上，且包括第一模拟晶粒接合垫、第一电压转换电路、以及第一数字晶粒接合垫。第一模拟基板接合垫通过第一接合线电性连接第一模拟晶粒接合垫。第一电压转换电路电性连接第一模拟晶粒接合垫。第一数字晶粒接合垫电性连接第一电压转换电路。第二晶粒配置在该基板上，且具有第二数字晶粒接合垫。第一数字晶粒接合垫通过第二接合线电性连接第二数字晶粒接合垫。

本发明一实施例提供一种测试方法，用于集成电路。此集成电路包括基板、第一晶粒、以及第二晶粒。基板具有第一模拟基板接合垫，第一晶粒具有第一模拟晶粒接合垫以及第一数字晶粒接合垫，第二晶粒具有第二数字晶粒接合垫。此测试方法包括以下步骤：于第一测试期间，提供第一模拟测试输入信号至第一模拟基板接合垫；通过第一模拟晶粒接合垫将第一模拟测试输入信号传送至第一晶粒的第一电压转换电路；由第一电压转换电路将第一模拟测试输入信号转换为第一数字测试输入信号；通过第一数字晶粒接合垫将第一数字测试输入信号传送至第二数字晶粒接合垫；以及以该第一数字测试输入信号来对该第二晶粒进行一第一测试操作。

附图说明

图1表示根据本发明一实施例的集成电路的外观。

图2a表示根据本发明一实施例的集成电路内的多个晶粒的配置。

图2b表示根据本发明另一实施例的集成电路内的多个晶粒的配置。

图3表示根据本发明一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。

图4a表示根据本发明一实施例的电压转换电路。

图4b表示根据本发明另一实施例的电压转换电路。

图5表示根据本发明另一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。

图6表示根据本发明另一实施例的集成电路内的接合垫、接合线、与金属线的布局配置。

其中，附图中符号的简单说明如下：

1、1’：集成电路；10：接脚；20、20’：基板；21、21’、22：晶粒；40、41：电压转换电路；42、44：控制电路；43、45：操作电路；210、…、213：电压转换电路；400：电平移位电路；401：切换电路；401a、401b：开关；410：电压产生电路；411：切换电路；411a、411b：开关；a1、…、a4：模拟基板接合垫；d1、…、d3：数字基板接合垫；ba1、…、ba4、bax、bam：模拟晶粒接合垫；bd1、…、bd6、bd2’、…、bd4’、bd60、bd60’、bdy、bdn：数字晶粒接合垫；bl20、…、bl31、bl50、bl51、bl60：接合线；in401、in411a、in411b：输入端；out401a、out401b、out411：输出端；ml20、…、ml28、ml50、ml51、ml60：金属线；sain1、sain2：模拟测试输入信号；saout1、saout2：模拟测试输出信号；sdin1、sdin2：数字测试输入信号；sdout1、sdout2：数字测试输出信号；td1～td6：数字晶粒接合垫。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

图1表示根据本发明一实施例的集成电路(integratedcircuit)的外观。参阅图1，在此实施例中，集成电路1包括多个晶粒，且例如以系统级封装(systeminpackage，sip)方式对集成电路1进行封装。在图1的实施例中，封装体具有多个接脚10，且这些接脚是设置在封装体四侧的扁平接脚。在其他实施例中，集成电路1的接脚可以是配置成阵列的插针、配置成网格阵列的平面接脚、配置成阵列的球状接脚等等。于下文中，将以集成电路1包括两个晶粒为例来进行说明。

参阅图2a-2b，集成电路1包括基板20以及晶粒21与22。在一实施例中，基板20可以一导线架(leadframe)来实施。晶粒21与22可以水平或垂直封装法的方式配置。参阅图2a，在一实施例中，晶粒21与22以水平封装法进行配置。在此实施例中，晶粒21与22都是直接接触基板20，详细来说，晶粒21与22以彼此平行且非重叠的方式与基板20接合。参阅图2b，在另一实施例中，晶粒21与22以垂直封装法进行配置。在此实施例中，晶粒21直接接触基板20，且晶粒22叠在晶粒21之上，详细来说，晶粒21与22以堆叠的方式与基板20接合。根据本发明一实施例，集成电路1为一触控系统集成电路，且晶粒21与22中的一个为一感测器集成电路，另一个为微控制器(microcontroller，mcu)。图2a-2b中仅显示基板20以及晶粒21与22之间的相对位置，未显示基板20以及晶粒21与22各自的金属导线与接合垫以及彼此之间的接合线，这些将显示于图3。以下将通过图2b所示的集成电路1为例来说明。

图3表示根据本发明一实施例的集成电路1的布局配置。参阅图3，基板20包括多个接合垫，且每一接合垫电性连接封装体的一接脚10。在一实施例中，基板20的接合垫为集成电路1的内接脚接合垫(innerleadbondingpad)。为了清楚呈现，图3仅显示基板20的部分接合垫，包括接合垫a1～a4与d1～d3，其中，接合垫a1～a4作为传送/接收模拟信号的模拟基板接合垫，接合垫d1～d3作为传送/接收数字信号的数字基板接合垫。如图3所示，晶粒21包括多个接合垫以及电压转换电路210～213。在图3的实施例中，晶粒21的接合垫包括ba1～ba4与bd1～bd6、bd2’，其中，接合垫ba1～ba4作为传送/接收模拟信号的模拟晶粒接合垫，接合垫bd1～bd6作为传送/接收数字信号的数字晶粒接合垫。在其他实施例中，晶粒21可具有其他的模拟晶粒接合垫以及/或数字晶粒接合垫。每一电压转换电路电性连接于一模拟晶粒接合垫与一数字晶粒接合垫之间。参阅图3，电压转换电路210通过金属线ml20与ml22电性连接于模拟晶粒接合垫ba1与数字晶粒接合垫bd6之间，电压转换电路211通过金属线ml21与ml23电性连接于模拟晶粒接合垫ba2与数字晶粒接合垫bd5之间，电压转换电路212通过金属线ml24与ml26电性连接于模拟晶粒接合垫ba3与数字晶粒接合垫bd4之间，且电压转换电路213通过金属线ml25与ml27电性连接于模拟晶粒接合垫ba4与数字晶粒接合垫bd3之间。晶粒22的接合垫包括td1～td6，其作为传送/接收数字信号的数字晶粒接合垫。在其他实施例中，晶粒21可具有其他的数字晶粒接合垫。

接下来将说明基板20以及晶粒21与22之间的连接关系。在基板20与晶粒21之间，模拟基板接合垫a1与模拟晶粒接合垫ba1通过接合线bl20电性连接，模拟基板接合垫a2与模拟晶粒接合垫ba2通过接合线bl21电性连接，模拟基板接合垫a3与模拟晶粒接合垫ba3通过接合线bl22电性连接，模拟基板接合垫a4与模拟晶粒接合垫ba4通过接合线bl23电性连接，数字基板接合垫d1与数字晶粒接合垫bd1通过接合线bl24电性连接，以及数字基板接合垫d2与数字晶粒接合垫bd2通过接合线bl25电性连接。在晶粒21与22之间，数字基板接合垫bd5与td5通过接合线bl28电性连接，数字基板接合垫bd6与td6通过接合线bl27电性连接，数字基板接合垫bd4与td4通过接合线bl29电性连接，数字基板接合垫bd3与td3通过接合线bl30电性连接，以及数字基板接合垫bd2’与td1通过接合线bl31电性连接。根据上述可知，基板20的数字接合垫d2通过接合线bl25电性连接晶粒21的数字晶粒接合垫bd2，接着在晶粒21上通过接合线ml28由数字晶粒接合垫bd2转接至bd2’，最后数字晶粒接合垫bd2再通过接合线bl31电性连接至数字晶粒接合垫td1。此外，在基板20与晶粒22之间，数字基板接合垫d3与数字晶粒接合垫td2通过接合线bl26电性连接。

在本发明实施例中，电压转换电路210～213中的每一个操作以根据所接收到的一输入信号的电压电平来产生具有一特定电平的输出信号。在一实施例中，举例来说，一电压转换电路可根据其电压电平低于一临界值的输入端信号来产生具有一低电压电平的输出信号，且可根据其电压电平高于此临界值的输入端信号来产生具有一高电压电平的输出信号。换句话说，此电压转换电路的操作如同一模拟数字转换器。在另一实施例中，举例来说，一电压转换电路可根据至少一输入端信号来产生具有一具有特定电压电平的输出信号。换句话说，此电压转换电路的操作如同一数字模拟转换器。

根据本发明一实施例，晶粒21的电压转换电路210～213中的每一个包括一电平移位电路(levelshiftcircuit，ls)或电压产生电路(voltagegenerationcircuit，gv)，且包括一切换电路。图4a-4b表示根据本发明一实施例的电压转换电路40与41，其中，电压转换电路40可作为电压转换电路210与211中的任一个。电压转换电路41可作为电压转换电路212与213中的任一个。参阅图4a，电压转换电路40包括电平移位电路400与切换电路401，其中，切换电路401还包括开关401a与401b。在图4a中，除了显示电压转换电路40以外，还显示控制电路42与一对应的操作电路43，此两者都设置在晶粒21上。为了能清楚地显示基板20、晶粒21、与晶粒22各自的金属导线与接合垫以及彼此之间的接合线，图3中未显示控制电路42与操作电路43。其中，设置控制电路42以控制切换电路401，而设置操作电路43以执行晶粒21的一特定操作。图4a中的接合垫bax作为模拟晶粒接合垫ba1或ba2，且接合垫bdy作为数字晶粒接合垫bd5或bd6。当电压转换电路40作为电压转换电路210时，接合垫bax是模拟晶粒接合垫ba1，接合垫bdy则是数字晶粒接合垫bd6；当电压转换电路40作为电压转换电路211时，接合垫bax是模拟晶粒接合垫ba2，接合垫bdy则是数字晶粒接合垫bd5。电平移位电路400的输入端电性连接接合垫bax，且其输出端电性连接切换电路401的输入端in401。开关401a电性连接切换电路401的输入端in401与输出端out401a之间，且开关401b电性连接切换电路401的输入端in401与输出端out401b之间。控制电路42电性连接开关401a与401b，以控制开关401a与401b的导通/截止状态。操作电路43电性连接输出端out401a，而接合垫bdy电性连接输出端out401b。下文中将以电压转换电路40作为电压转换电路210作为例子来说明。

参阅图3与4a，当集成电路1处于一测试模式以测试操作电路43时，模拟基板接合垫a1接收来自一测试机台的模拟测试输入信号sain1，且模拟测试输入信号sain1通过接合线bl20传送至模拟晶粒接合垫ba1(接合垫bax作为模拟晶粒接合垫ba1)。此时，电平移位电路400通过金属线(即金属线ml20)自模拟晶粒接合垫ba1接收模拟测试输入信号sain1，并根据模拟测试输入信号sain1的电压电平来产生一数字测试输入信号sdin1。举例来说，当模拟测试输入信号sain1的电压电平低于一临界值时，电平移位电路400产生具有一低电压电平(即逻辑电平“0”)的数字测试输入信号sdin1；当模拟测试输入信号sain1的电压电平高于一临界值时，电平移位电路400产生具有一高电压电平(即逻辑电平“1”)的数字测试输入信号sdin1。此时，控制电路42控制开关401a导通并控制开关401b截止，以提供介于输入端in401与输出端out401a之间的一路径，使得数字测试输入信号sdin1通过导通的开关401a提供至操作电路43。因此，操作电路43可根据数字测试输入信号sdin1来接受测试。

参阅图3与4a，当集成电路1处于测试模式以测试晶粒22的一操作电路时，模拟基板接合垫a1接收来自一测试机台的模拟测试输入信号sain2，且模拟测试输入信号sain2通过接合线bl20传送至模拟晶粒接合垫ba1(接合垫bax作为模拟晶粒接合垫ba1)。此时，电平移位电路400通过金属线(即金属线ml20)自模拟晶粒接合垫ba1接收模拟测试输入信号sain2，并根据模拟测试输入信号sain2的电压电平来产生一数字测试输入信号sdin2。此时，控制电路42控制开关401a截止并控制开关401b导通，以提供介于输入端in401与输出端out401b之间的一路径，使得数字测试输入信号sdin2通过导通的开关401b以及金属线(即金属线ml22)提供至数字晶粒接合垫bd6(接合垫bdy作为模拟晶粒接合垫ba6)。数字测试输入信号sdin2通过接合线bl27传送至数字晶粒接合垫td6，且还传送至晶粒22的特定操作电路，使得此特定操作电路可根据数字测试输入信号sdin2来接受测试。

在电压转换电路40作为电压转换电路211的情况下，电压转换电路40的操作类似于上文，在此省略叙述。

参阅图4b，电压转换电路41包括电压产生电路410与切换电路411，其中，切换电路411还包括开关411a与411b。在图4b中，除了显示电压转换电路41以外，还显示控制电路44与一对应的操作电路45，此两者都设置在晶粒22上。为了能清楚地显示基板20、晶粒21、与晶粒22各自的金属导线与接合垫以及彼此之间的接合线，图3中未显示控制电路44与操作电路45。其中，设置控制电路44以控制切换电路411，而设置操作电路45以执行晶粒22的一特定操作。图4b中的接合垫bam作为模拟晶粒接合垫ba3或ba4，且接合垫bdn作为数字晶粒接合垫bd3或bd4。当电压转换电路41作为电压转换电路212时，接合垫bam是模拟晶粒接合垫ba3，接合垫bdn则是数字晶粒接合垫bd4；当电压转换电路41作为电压转换电路213时，接合垫bam是模拟晶粒接合垫ba4，接合垫bdn则是数字晶粒接合垫bd3。电压产生电路410的输入端电性连接切换电路411的输出端out411，且其输出端电性连接接合垫bam。开关411a电性连接在切换电路411的输入端in411a与输出端out411之间，且开关411b电性连接在切换电路411的输入端in411b与输出端out411之间。控制电路44电性连接开关411a与411b，以控制开关411a与411b的导通/截止状态。操作电路45电性连接输入端in411a，而接合垫bdn电性连接输入端in411b。下文中将以电压转换电路41作为电压转换电路212作为例子来说明。

参阅图3与4b，当集成电路1处于测试模式以检查操作电路45经测试后的结果时，控制电路44控制开关411a导通并控制开关411b截止，以提供介于输入端in411a与输出端out411之间的一路径，使得来自操作电路43的数字测试输出信号sdout1通过导通的开关411a提供至电压产生电路410。举例来说，此处的操作电路45即为前述的操作电路43，因此，此处所述的数字测试输出信号sdout1则是由经测试的操作电路43所产生，例如，操作电路43反应于基于前述数字测试输入信号sdin1的测试而产生数字测试输出信号sdout1。电压产生电路410根据数字测试输出信号sdout1来产生具有一特定电压电平的模拟测试输出信号saout1，且通过金属线(即金属线ml24)传送至模拟晶粒接合垫ba3(接合垫bam作为模拟晶粒接合垫ba3)。模拟测试输出信号saout1再通过接合线bl22传送至模拟基板接合垫a3，且测试机台通过模拟基板接合垫a3接收模拟测试输出信号saout1以检查操作电路43的测试结果。

参阅图3与4b，当集成电路1处于测试模式以检查晶粒22的一特定操作电路经测试后的结果时，来自该特定操作电路的一数字测试输出信号sdout2通过一对应的数字晶粒接合垫与一对应的接合线(例如，数字晶粒接合垫td4与接合线bl29)传送至数字晶粒接合垫bd4(接合垫bdn作为数字晶粒接合垫ba4)。此处所述的数字测试输出信号sdout2例如是由晶粒22的经测试的特定操作电路所产生，例如，特定操作电路反应于基于前述数字测试输入信号sdin2的测试而产生数字测试输出信号sdout1。此时，控制电路44控制开关411a截止并控制开关411b导通，以提供介于输入端in411b与输出端out411之间的一路径，使得来自晶粒22的数字测试输出信号sdout2通过金属线(及金属线ml26)与导通的开关411b提供至电压产生电路410。电压产生电路410根据数字测试输出信号sdout2来产生具有一特定电压电平的模拟测试输出信号saout2，且通过金属线(即金属线ml24)传送至模拟晶粒接合垫ba3(接合垫bam作为模拟晶粒接合垫ba3)。模拟测试输出信号saout2再通过接合线bl22传送至模拟基板接合垫a3，且测试机台通过模拟基板接合垫a3接收模拟测试输出信号saout2以检查操作电路43的测试结果。

在电压转换电路41作为电压转换电路213的情况下，电压转换电路41的操作类似于上文，在此省略叙述。

根据本发明一实施例，基板20可通过一数字基板接合垫(例如d1或d2)直接接收来自机台的一数字测试输入信号，以测试晶粒21或22的一操作电路。在此情况下，数字测试输入信号则可通过至少一数字晶粒接合垫直接传送至晶粒21或22的一对应操作电路，而不需通过电压转换电路。参阅图3，例如，一数字测试输入信号可通过接合线bl24由数字基板接合垫d1传送至数字晶粒接合垫bd1，以测试晶粒21上的一特定操作电路；或者一数字测试输入信号可通过接合线bl25由数字基板接合垫d2先传送至数字晶粒接合垫bd2，再经由金属线ml28与接合垫bd2’传送至数字晶粒接合垫td1，以测试晶粒22上的一特定操作电路。

根据本发明另一实施例，为了避免介于晶粒21与22之间的接合线交错，晶粒21与22之间的电性连接可通过另一配置在晶粒22上的接合垫来转接。参阅图3与5，图5中的数字晶粒接合垫td4非如图3所示直接通过接合线bl29电性连接数字晶粒接合垫bd4，而是通过接合线bl51、数字晶粒接合垫bd3’、与金属线ml51的转接而电性连接数字晶粒接合垫bd3；图5中的数字晶粒接合垫td3非如图3所示直接通过接合线bl30电性连接数字晶粒接合垫bd3，而是通过接合线bl50、数字晶粒接合垫bd4’、与金属线ml50的转接而电性连接数字晶粒接合垫bd4。

参阅图6，根据本发明一实施例，集成电路1’包括基板20’与配置在基板20’上的单一晶粒21’。基板20’上的接合垫配置与图3的基板20大致上相同。晶粒21’与图3的晶粒21大致相同，唯相异之处在于晶粒21’未具有图3的数字晶粒接合垫bd3、bd4、bd2、与bd2’。基板20’与晶粒21’之间的电性连接大致上与图3的基板20与晶粒21之间的电性连接大致相同，唯相异之处在于数字基板接合垫d2通过接合线bl60连接数字晶粒接合垫bd60’。如图6所示，数字晶粒接合垫bd60’还通过金属线ml60电性连接bd60。因此可得知，当最终目的的数字晶粒接合垫bd60距离数字基板接合垫d2较远时，可通过距离基板数字接合垫d2较近的冗余数字晶粒接合垫bd60’转接至基板数字接合垫d2。

根据上述的实施例，本案通过在一晶粒上设置操作如同数字模拟转换器与模拟数字转换器的电压转换电路，使得基板的一模拟接合垫也可接收测试输入信号以对晶粒进行测试或输出晶粒的模拟测试结果。此外，通过在一晶粒(例如晶粒21)上的转接，可通过同一接脚对来对该晶粒或另一晶粒(例如晶粒22)进行测试，如此一来，在封装体的有限接脚数量(即基板的有限接合垫数量)下，仍能实现对于晶粒的测试。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。