1.一种具有截止环结构的功率半导体器件，包括半导体基板，所述半导体基板被划分为元胞区和终端保护区，所述元胞区位于所述半导体基板的中心区，所述终端保护区位于所述元胞区的外圈且环绕所述元胞区设置，其特征在于，所述半导体基板包括第一导电类型衬底和位于所述第一导电类型衬底上的第一导电类型外延层，所述第一导电类型外延层的表面设置有第二导电类型体区；
位于所述元胞区的所述第二导电类型体区内设置有第一类沟槽，所述第一类沟槽的沟槽底部伸入所述第一类导电类型外延层内；
位于所述终端保护区的所述第二导电类型体区内靠近所述元胞区的位置设置有至少一根第二类沟槽；
位于所述终端保护区的所述第二导电类型体区内环绕所述第二类沟槽的外围设置有截止环结构；
所述截止环结构包括第三类沟槽和截止环金属，所述第三类沟槽的沟槽底部伸入所述第一导电类型外延层内，所述第三类沟槽环绕所述第二类沟槽设置，所述第三类沟槽的侧壁上设置有导电多晶硅，所述第三类沟槽的底壁及内部均填充绝缘介质层，所述截止环金属位于所述第三类沟槽的上方，且所述截止环金属能够分别与所述第三类沟槽的侧壁上的导电多晶硅以及所述第三类沟槽底部的所述第一导电类型外延层接触。
2.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第二通孔并与所述第一导电类型外延层接触。
3.根据权利要求2所述的具有截止环结构的功率半导体器件，其特征在于，所述第二类导电多晶硅浮空设置。
4.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区以及所述终端保护区的所述第二导电类型体区的表面均设置有绝缘介质层，所述第三类沟槽被所述绝缘介质层覆盖，所述第三类沟槽的侧壁和底壁上均形成有栅氧层，所述第三类沟槽靠近所述第二类沟槽的侧壁且位于所述栅氧层的表面设置有第一类导电多晶硅，所述第三类沟槽远离所述第二类沟槽的侧壁且位于所述栅氧层的表面上设置有第二类导电多晶硅，位于所述第一类导电多晶硅上方的绝缘介质层中设置有第一通孔，位于所述第三类沟槽内的绝缘介质层中设置有第二通孔，位于所述第二类导电多晶硅上方的绝缘介质层中设置有第三通孔，所述截止环金属的一端填充所述第一通孔并与所述第一类导电多晶硅接触，所述截止环金属的另一端填充所述第三通孔并与所述第二类导电多晶硅接触，所述截止环金属的中心区域填充所述第二通孔并与所述第一导电类型外延层接触。
5.根据权利要求1至4中任意一项所述的具有截止环结构的功率半导体器件，其特征在于，所述第一类沟槽和所述第二类沟槽的底壁和侧壁上均形成有栅氧层，所述第一类沟槽和所述第二类沟槽内均设置有导电多晶硅，所述第一类沟槽内的导电多晶硅连接栅极电位，所述第二类沟槽内的导电多晶硅浮空设置。
6.根据权利要求2或4所述的具有截止环结构的功率半导体器件，其特征在于，位于所述元胞区的所述第二导电类型体区的表面设置有第一导电类型源区，位于所述元胞区的绝缘介质层表面设置有源极金属，位于所述终端保护区的绝缘介质层表面设置有栅极总线金属，所述源极金属通过所述绝缘介质层上的第四通孔与所述第二导电类型体区以及所述第一导电类型源区接触。
7.根据权利要求1所述的具有截止环结构的功率半导体器件，其特征在于，位于所述终端保护区的所述第二导电类型体区内设置有三根第二类沟槽。
8.根据权利要求1至4中任意一项所述的具有截止环结构的功率半导体器件，其特征在于，所述功率半导体器件包括n型功率半导体器件和p型功率半导体器件，当所述功率半导体器件为所述n型功率半导体器件时，第一导电类型为n型，第二导电类型为p型，当所述功率半导体器件为所述p型半导体器件时，第一导电类型为p型，第二导电类型为n型。