1.一种用于soc的无掺杂半导体器件，其包括平面存储器件，其特征在于：
所述平面存储器件二维集成一个或多个具有无掺杂半导体沟道材料层的存储器件单元。
2.如权利要求1所述的用于soc的无掺杂半导体器件，其特征在于，所述soc还包含非存储单元，所述非存储单元包括数字、逻辑、模拟、数模混合或射频器件。
3.如权利要求1所述的用于soc的无掺杂半导体器件，其特征在于所述存储器件单元为nand或nor的存储单元。
4.如权利要求1-3所述的用于soc的无掺杂半导体器件，其特征在于，所述无掺杂半导体沟道材料层选自碳纳米管或二维材料，其中二维材料选自mos2、mose2、bn、wse2、石墨烯或黑磷。
5.如权利要求1-4所述的用于soc的无掺杂半导体器件，其特征在于，所述平面存储器件具有含有缓冲层或过渡层的衬底(201)、无掺杂半导体沟道材料层(202)、栅绝缘层(203)以及位于栅绝缘层(203)中的图案化源漏接触金属层(205)，所述图案化源漏接触金属层(205)中具有一个或多个由存储器件单元组成的平面存储器件或阵列。
6.如权利要求5所述的用于soc的无掺杂半导体器件，其特征在于，所述存储器件单元包括位于所述栅绝缘层(203)上的栅结构，所述栅结构由侧墙以及侧墙之间的电荷存储层(207)、绝缘层(208)、栅极金属(209)和栅极盖帽层(210)叠层构成。
7.一种制作如权利要求1-6所述的用于soc的无掺杂半导体器件的方法，其特征在于，
提供一含有缓冲层或过渡层的半导体衬底(201)，在该半导体衬底(201)上形成一无掺杂半导体沟道材料层(202)、一栅绝缘层(203)以及一绝缘层(204)，对所述栅绝缘层(203)和绝缘层(204)进行图案化形成源漏通孔，在所述源漏通孔中沉积源漏接触金属并覆盖绝缘层(204)，以绝缘层(204)为停止层对所述沉积的源漏接触金属层进行化学机械抛光(cmp)，然后去除绝缘层形成源漏接触金属图案；在所述源漏接触金属图案上形成一共形绝缘层(205)，并通过各向异性刻蚀方法对去除源漏接触金属顶部绝缘层(205)和底部栅绝缘层(203)上覆盖的共形二氧化硅层，在所述图案化源漏接触金属层(205)侧面形成侧墙(206)；
在所述侧墙(206)之间沉积电荷存储层(207)、绝缘层(208)、栅极金属(209)、栅极盖帽层(210)形成单个存储器件单元，然后进一步在其他区域形成存储器件单元以形成平面存储器件。
8.如权利要求7所述的用于soc的无掺杂半导体器件，其特征在于：采用假栅工艺制作所述存储器件，具体步骤为：
半导体衬底(201’)上形成无掺杂半导体沟道材料层(202’)和栅绝缘层(203’)，并在其上形成侧墙及假栅结构，上述侧墙为通过ald形成的栅侧墙，将侧墙之间的栅绝缘层去除，并沉积源漏电极(205’)。
9.如权利要求7或8所述的用于soc的无掺杂半导体器件，其特征在于，在所述平面存储器件上覆盖一层间介质层(211)并对其进行图案化，随后在其上形成金属互连层(212)。
10.一种用于soc的无掺杂半导体器件，其集成一个或多个平面场效应晶体管和一个或多个平面存储器件形成三维集成电路，其特征在于：
所述平面存储器件集成一个或多个具有无掺杂半导体沟道材料层的存储器件单元。
11.如权利要求10所述的用于soc的无掺杂半导体器件，其特征在于，所述平面存储器件全部为存储器件单元，或包含部分存储器件单元。
12.如权利要求11所述的用于soc的无掺杂半导体器件，其特征在于，其中所述存储器件单元为nand或nor的存储单元。
13.如权利要求10所述的用于soc的无掺杂半导体器件，其特征在于，所述三维器件的最下层为硅基平面场效应晶体管、或全是所述具有无掺杂半导体沟道材料层的平面场效应晶体管或所述具有无掺杂半导体沟道材料层平面存储器件。
14.如权利要求13所述的用于soc的无掺杂半导体器件，其特征在于，所述三维器件在所述最下层上集成有一个或多个所述平面场效应晶体管、一个或多个所述平面存储器件、一个或多个所述平面场效应晶体管和所述平面存储器件的混合集成。
15.如权利要求10、13、14所述的用于soc的无掺杂半导体器件，其特征在于，所述平面场效应晶体管全部为场效应晶体管单元、或包含部分场效应晶体管单元，所述场效应晶体管单元优选为数字、逻辑、模拟、数模混合或射频器件。
16.如权利要求10-15所述的用于soc的无掺杂半导体器件，其特征在于，所述无掺杂半导体沟道材料层选自碳纳米管或二维材料，其中二维材料选自mos2、mose2、bn、wse2、石墨烯或黑磷。
17.如权利要求10、13、14所述的用于soc的无掺杂半导体器件，其特征在于，其所述平面场效应晶体管具有一含有缓冲层或其它过渡层的衬底(101)、位于所述衬底(101)上的无掺杂半导体沟道材料层(102)、栅绝缘层(103)以及位于栅绝缘层(103)中的图案化源漏接触金属层，所述图案化源漏接触金属层中具有由场效应晶体管单元组成的所述平面单个场效应晶体管或其阵列。
18.如权利要求17所述的用于soc的无掺杂半导体器件，其特征在于，所述场效应晶体管单元包括位于所述栅绝缘层(103)上的栅结构，所述栅结构由侧墙以及侧墙之间的栅金属层(107)和栅盖帽层(108)叠层构成。
19.如权利要求18所述的用于soc的无掺杂半导体器件，其特征在于，所述平面场效应晶体管上具有一层间介质层(109)以及与所述平面场效应晶体管源漏极连接的金属互连层(110)。
20.如权利要求10-12所述的用于soc的无掺杂半导体器件，其特征在于，所述平面存储器件具有含有缓冲层或过渡层的衬底(201)、无掺杂半导体沟道材料层(202)、栅绝缘层(203)以及位于栅绝缘层(203)中的图案化源漏接触金属层(205)，所述图案化源漏接触金属层(205)中具有一个或多个由存储器件单元组成的平面存储器件或阵列。
21.如权利要求20所述的用于soc的无掺杂半导体器件，其特征在于，所述存储器件单元包括位于所述栅绝缘层(203)上的栅结构，所述栅结构由侧墙以及侧墙之间的电荷存储层(207)、绝缘层(208)、栅极金属(209)和栅极盖帽层(210)叠层构成。
22.如权利要求21所述的用于soc的无掺杂半导体器件，其特征在于，所述平面存储器件上覆盖一层间介质层(211)以及与所述平面存储器件源漏极连接的金属互连层(212)。
23.如权利要求18-19、21-22所述的soc的无掺杂半导体器件，其特征在于，所述栅绝缘层(103，203)材料选自y2o3、hf2o3、al2o3或zro2。
24.如权利要求17、19、20所述的soc的无掺杂半导体器件，其特征在于，所述源漏接触金属层选自tin、tan、co、mo、w、pd、pt、sc、y、er或者上述金属的不同类的叠层组合。
25.一种制作如权利要求10-24所述的用于soc的无掺杂半导体器件的方法，其特征在于：提供一半导体衬底或硅基平面场效应晶体管，在其上形成具有无掺杂半导体沟道材料层的平面存储器件或平面场效应晶体管，在其上形成一层间介质层，然后在所述层间介质层上再形成另一层具有无掺杂半导体沟道材料层的平面场效应晶体管或平面存储器件，按照上述步骤形成多层平面存储器件和平面场效应晶体管周期性集成或混合性集成的三维芯片。
26.如权利要求25所述的用于soc的无掺杂半导体器件，其特征在于，所述平面场效应晶体管的制作步骤包括：
提供一半导体衬底(101)，半导体衬底包括氧化硅覆盖的单晶硅包括平坦表面或者是有刻蚀形成的凹陷表面；在该半导体衬底(101)上依次形成一无掺杂半导体沟道材料层(102)、一栅绝缘层(103)以及一绝缘层(104)，对所述栅绝缘层(103)和绝缘层(104)进行图案化形成源漏通孔，在所述源漏通孔中沉积源漏接触金属并覆盖所述绝缘层(104)上一定高度，以绝缘层(104)为停止层对所述源漏接触金属层进行化学机械抛光(cmp)，然后去除所述绝缘层(104)形成源漏接触金属图案，在所述源漏接触金属图案上形成一共形绝缘层(105)，并通过各向异性刻蚀方法对去除源漏接触金属顶部绝缘层(105)和底部栅绝缘层(103)上覆盖的共形绝缘层，在所述图案化源漏接触金属层(105)侧面形成侧墙(106)；
在所述侧墙(106)之间沉积栅金属层(107)和栅盖帽层(108)形成场效应晶体管单元，如果平面内场效应晶体管单元之间没有绝缘隔离，则形成平面场效应晶体管。
27.如权利要求25所述的用于soc的无掺杂半导体器件，其特征在于，采用假栅工艺制作所述场效应晶体管器件，具体步骤为：
在半导体衬底上形成无掺杂半导体沟道材料层和栅绝缘层，并在其上形成侧墙及假栅结构，所述侧墙为通过ald形成的栅侧墙，将侧墙之间的栅绝缘层去除，并沉积源漏电极。
28.如权利要求26和27所述的用于soc的无掺杂半导体器件，其特征在于，在所述平面场效应晶体管上覆盖一层间介质层(109)并对其进行图案化，随后在其上形成金属互连层(110)。
29.如权利要求25所述的用于soc的无掺杂半导体器件，其特征在于，所述平面存储器件的制作步骤如下：
提供一含有缓冲层或过渡层的半导体衬底(201)，在该半导体衬底(201)上形成一无掺杂半导体沟道材料层(202)、一栅绝缘层(203)以及一绝缘层(204)，对所述栅绝缘层(203)和绝缘层(204)进行图案化形成源漏通孔，在所述源漏通孔中沉积源漏接触金属并覆盖绝缘层(204)，以绝缘层(204)为停止层对所述沉积的源漏接触金属层进行化学机械抛光(cmp)，然后去除绝缘层形成源漏接触金属图案；在所述源漏接触金属图案上形成一共形绝缘层(205)，并通过各向异性刻蚀方法对去除源漏接触金属顶部绝缘层(205)和底部栅绝缘层(203)上覆盖的共形二氧化硅层，在所述图案化源漏接触金属层(205)侧面形成侧墙(206)；
在所述侧墙(206)之间沉积电荷存储层(207)、绝缘层(208)、栅极金属(209)、栅极盖帽层(210)形成单个存储器件单元，然后进一步在其他区域形成存储器件单元以形成平面存储器件。
30.如权利要求25所述的用于soc的无掺杂半导体器件，其特征在于：采用假栅工艺制作所述存储器件，具体步骤为：
半导体衬底(201’)上形成无掺杂半导体沟道材料层(202’)和栅绝缘层(203’)，并在其上形成侧墙及假栅结构，上述侧墙为通过ald形成的栅侧墙，将侧墙之间的栅绝缘层去除，并沉积源漏电极(205’)。
31.如权利要求29和30所述的用于soc的无掺杂半导体器件，其特征在于，在所述平面存储器件上覆盖一层间介质层并对其进行图案化，随后在其上形成金属互连层。