结合二次外延及自对准工艺的氮化镓器件结构及制备方法与流程

本发明属于集成电路制造技术领域，特别是涉及一种结合二次外延及自对准工艺的氮化镓器件结构及其制备方法。

背景技术：

目前，一些半导体器件结构的制备中得到的欧姆接触电阻不够理想，例如，现有的ganhemt(高电子迁移率晶体管)器件，得到的欧姆接触电阻不够理想。另外，在器件制备过程中，离子注入技术需要后续高温退火处理来激活注入离子，同时恢复因离子注入带来的材料晶格损伤，对材料会有损伤，而且离子激活率也不够高，所以欧姆接触电阻一直制约着gan器件往更高频方向发展。同时，gan器件栅极制备通常通过光刻、对准工艺实现，要提高器件的频率特性，栅极尺寸、栅源、栅漏距离都要进行严格控制，对准要求随着器件小尺寸化变得越为苛刻，因此产生的误差就变得致命，所以光刻对准误差也制约着gan器件往更高频方向发展。

因此，如何提供一种半导体器件结构及制备方法，以解决现有技术中上述问题实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种结合二次外延及自对准工艺的氮化镓器件结构及其制备方法，用于解决现有技术中欧姆接触电阻不够理想及光刻尺寸要求苛刻等问题。

为实现上述目的及其他相关目的，本发明提供一种结合二次外延及自对准工艺的氮化镓器件结构的制备方法，所述制备方法包括如下步骤：

提供半导体衬底；

于所述半导体衬底上形成外延结构，所述外延结构包括氮化镓层；

于所述外延结构上形成刻蚀掩膜层，所述刻蚀掩膜层具有至少覆盖待形成栅极结构的栅极区域的覆盖部以及显露所述外延结构的第一开口和第二开口；

基于所述刻蚀掩膜层于所述第一开口及所述第二开口对应的位置外延生长源极结构及漏极结构，其中，所述源极结构及所述漏极结构均生长于所述氮化镓层表面；

于所述源极结构与所述漏极结构之间形成栅极侧墙，所述栅极侧墙限定出栅极区域；

于所述栅极区域对应的所述外延结构上形成栅极结构，以制备氮化镓器件。

可选地，于所述半导体衬底上形成所述外延结构的步骤包括：于所述半导体衬底上外延形成缓冲层，于所述缓冲层上外延形成所述氮化镓层，于所述氮化镓层上外延形成势垒层。

可选地，于所述外延结构上外延生长所述源极结构及所述漏极结构的步骤包括：

基于所述刻蚀掩膜层刻蚀所述外延结构，对应所述第一开口及所述第二开口分别形成源极开口及漏极开口，且所述源极开口及所述漏极开口显露所述氮化镓层；

于所述源极开口对应的所述氮化镓层表面外延生长掺杂的所述源极结构，于所述漏极开口对应的所述氮化镓层表面外延生长掺杂的所述漏极结构。

可选地，基于所述刻蚀掩膜层刻蚀所述外延结构包括对所述外延结构依次进行第一刻蚀及第二刻蚀的步骤，其中，所述第一刻蚀包括多步离子刻蚀的步骤，所述第二刻蚀包括氧化结合酸溶剂进行刻蚀的步骤。

可选地，进行所述多步离子刻蚀的工艺过程中，各步所述离子刻蚀的刻蚀功率逐渐降低；进行所述酸洗溶剂刻蚀的工艺过程中，所述酸洗溶剂刻蚀工艺停止于所述氮化镓层的二维电子气表面。

可选地，于所述氮化镓层表面生长所述源极结构及所述漏极结构的步骤包括：

将对所述外延结构进行所述刻蚀后得到的结构置于外延设备的反应腔室中；

将所述反应腔室中的温度升高至1200℃-1250℃之间，通入除杂气体；

控制所述反应腔室中的温度在1150℃-1170℃之间，并通入气体源以生长掺杂的所述源极结构及掺杂的所述漏极结构，所述源极结构及所述漏极结构均包括掺杂的氮化镓层。

可选地，生长完所述源极结构及所述漏极结构后依次采用湿法腐蚀及干法刻蚀的工艺去除所述覆盖部。

可选地，形成所述栅极侧墙的步骤包括：于形成所述源极结构及所述漏极结构的结构上形成连续的侧墙材料层，采用各向异性刻蚀工艺去除所述源极结构、所述漏极结构上方以及部分所述外延结构上方的所述侧墙材料层，保留所述源极结构及所述漏极结构侧部的所述侧墙材料层，以形成所述栅极侧墙并通过所述栅极侧墙限定出所述栅极区域。

可选地，所述半导体器件结构的制备方法还包括制备源极电极及漏极电极的步骤，所述源极电极形成于所述源极结构的部分表面，所述漏极电极形成于所述漏极结构的部分表面。

可选地，所述半导体器件结构的制备方法还包括步骤：于所述源极结构、所述漏极结构及二者周围的所述外延结构的表面形成介质钝化层。

可选地，采用原子层沉积工艺形成所述介质钝化层，所述介质钝化层的材料包括高介电常数介质层，所述介质钝化层的厚度介于10nm-50nm之间。

本发明还提供一种结合二次外延及自对准工艺的氮化镓器件结构，其中，所述半导体器件结构优选采用本发明的半导体器件结构的制备方法制备得到，当然也可以采用其他方式，所述结合二次外延及自对准工艺的氮化镓器件结构包括：

半导体衬底；

外延结构，形成于所述半导体衬底上，所述外延结构包括氮化镓层；

源极结构及漏极结构，均外延生长于所述氮化镓层的表面；

栅极侧墙，形成于所述源极结构及所述漏极结构之间，且限定出栅极区域；

栅极结构，形成于所述栅极区域对应的所述外延结构上，以形成氮化镓器件。

可选地，所述外延结构自下而上依次包括：缓冲层、所述氮化镓层以及势垒层，其中，所述源极结构及所述漏极结构穿过所述势垒层形成于所述氮化镓层表面。

可选地，所述缓冲层包括alxga1-xn层，所述势垒层包括alyga1-yn层，所述势垒层的厚度介于20-100nm之间，所述氮化镓层的厚度介于0.5um-2um之间，其中，0<x<1，0<y<1。

可选地，所述源极结构包括掺杂的氮化镓层，所述漏极结构包括掺杂的氮化镓层；所述半导体器件结构还包括漏极电极及源极电极，所述源极电极形成于所述源极结构的表面，所述漏极电极形成于所述漏极结构的表面。

可选地，所述栅极侧墙与所述外延结构之间还形成有介质钝化层，所述栅极结构形成于所述介质钝化层上，所述介质钝化层还延伸至所述源极结构及所述漏极结构的侧部及部分上表面。

可选地，所述介质钝化层的材料包括高介电常数介质层，所述介质钝化层的厚度介于10nm-50nm之间。

如上所述，本发明的结合二次外延及自对准工艺的氮化镓器件结构及其制备方法，通过二次外延生长形成源极结构及漏极结构的方法，可以有效降低欧姆接触电阻，同时，在二次外延之前，通过多步离子刻蚀、氧化及酸溶剂数字刻蚀的步骤，平衡了刻蚀速率与刻蚀带来的材料损伤，在保证材料质量的同时，考虑了工艺成本。另外，利用自对准技术，避免了光刻过程中对准工艺带来的误差，精确定义了栅极尺寸。同时利用隔离侧墙厚度控制栅极尺寸，省去了栅脚光刻步骤，简化了工艺制程。本发明的方案可在大尺寸晶圆上实现gan材料的异质外延，节省了单位尺寸外延成本。

附图说明

图1显示为本发明氮化镓器件结构制备的工艺流程图。

图2显示为本发明实施例中氮化镓器件结构制备中提供半导体衬底的结构示意图。

图3显示为本发明实施例中氮化镓器件结构制备中形成外延结构的结构示意图。

图4显示为本发明实施例中氮化镓器件结构制备中形成外延结构一示例的结构示意图。

图5显示为本发明实施例中氮化镓器件结构制备中形成刻蚀掩膜层的结构示意图。

图6显示为本发明实施例中氮化镓器件结构制备中刻蚀外延结构的示意图。

图7显示为本发明实施例中氮化镓器件结构制备中形成源极开口及漏极开口的示意图。

图8显示为本发明实施例中氮化镓器件结构制备中形成源极结构及漏极结构的示意图。

图9显示为本发明实施例中氮化镓器件结构制备中去除覆盖部的结构示意图。

图10显示为本发明实施例中氮化镓器件结构制备中形成钝化介质材料层及侧墙材料层的结构示意图。

图11显示为本发明实施例中氮化镓器件结构制备中形成栅极侧墙的结构示意图。

图12显示为本发明实施例中氮化镓器件结构制备中形成栅极结构、源极电极及漏极电极的结构示意图。

元件标号说明

101半导体衬底

102外延结构

103缓冲层

104氮化镓层

105势垒层

106刻蚀掩膜层

106a覆盖部

106b第一开口

106c第二开口

107源极开口

108漏极开口

109源极结构

110漏极结构

111介质钝化材料层

112侧墙材料层

113栅极侧墙

114介质钝化层

115源极电极

116漏极电极

117栅极结构

s1～s6步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。

在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。

如图1所示，本发明提供一种结合二次外延及自对准工艺的氮化镓器件结构的制备方法，所述制备方法包括如下步骤：

提供半导体衬底；

于所述半导体衬底上形成外延结构，所述外延结构包括氮化镓层；

于所述外延结构上形成刻蚀掩膜层，所述刻蚀掩膜层具有至少覆盖待形成栅极结构的栅极区域的覆盖部以及显露所述外延结构的第一开口和第二开口；

基于所述刻蚀掩膜层于所述第一开口及所述第二开口对应的位置外延生长源极结构及漏极结构，其中，所述源极结构及所述漏极结构均生长于所述氮化镓层表面；

于所述源极结构与所述漏极结构之间形成栅极侧墙，所述栅极侧墙限定出栅极区域；

于所述栅极区域对应的所述外延结构上形成栅极结构，以制备氮化镓器件。

下面将结合附图详细说明本发明的半导体器件结构的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明半导体器件结构的制备顺序，本领域技术人员可以依据实际工艺步骤进行改变，图1仅示出了一种示例中的半导体器件结构的制备步骤。

如图1中的s1及图2所示，提供半导体衬底101。所述半导体衬底101可以包括硅衬底、锗(ge)衬底、锗化硅(sige)衬底、soi衬底或goi(germanium-on-insulator，绝缘体上锗)衬底、sic衬底、蓝宝石衬底等等，在其它实施例中，所述半导体衬底101还可以为包括其他元素半导体或化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅等，所述半导体衬底101还可以为叠层结构，例如硅/锗硅叠层等，本实施例中，所述半导体衬底101为si(111)衬底，利用硅作为衬底，可在大尺寸晶圆上实现gan材料的异质外延，节省了单位尺寸外延成本。

如图1中的s2及图3-4所示，于所述半导体衬底101上形成外延结构102，所述外延结构102包括氮化镓层，以制备氮化镓器件。本实施例中，参见图4所示，于所述半导体衬底101上形成所述外延结构102的步骤包括：于所述半导体衬底101上外延形成缓冲层103，于所述缓冲层103上外延形成所述氮化镓层104，于所述氮化镓层104上外延形成势垒层105。

具体的，在一示例中，所述缓冲层103包括alxga1-xn层，其中，0<x<1，例如，可以选择为0.1、0.15、0.2等，另外，所述缓冲层103的厚度选择为2-5μm，例如，3μm、4μm，所述缓冲层103用以释放因晶格不匹配产生的应力。所述势垒层105包括alyga1-yn层，其中，0<y<1，例如，可以选择为0.1、0.15、0.2、0.3等；另外，所述势垒层105的厚度介于15nm-100nm之间，例如，可以为20nm、30nm、50nm、80nm等。所述氮化镓层104作为沟道层，其厚度介于0.5μm-2μm之间，例如，可以为0.8μm、1μm、1.2μm。在本实施例中，所述氮化镓层104的厚度选择为1μm，另外，所述势垒层105选择为al0.3ga0.7n层。所述势垒层105形成于所述氮化镓层104上，以基于所述势垒层105在所述氮化镓层104中形成合适位置的二维电子气表面，例如，基于所述势垒层105的元素构成以及所述势垒层105的厚度进行控制。

在另一示例中，在形成所述外延结构102之间，也即在形成所述缓冲层103之间，在所述半导体衬底101上先形成一层成核层，例如，所述成核层可以选择为aln层，之后，在一示例中，在依次异质外延algan/gan/algan薄膜。所述成核层的厚度可以选择选择为100nm-400nm之间，例如，可以是150nm、200nm、300nm等。

如图1中的s3及图5所示，于所述外延结构102上形成刻蚀掩膜层106，所述刻蚀掩膜层106具有至少覆盖待形成栅极结构的栅极区域的覆盖部106a以及显露所述外延结构102的第一开口106b和第二开口106c，其中，所述第一开口106b及所述第二开口106c的位置对应后续需要形成源极结构及漏极结构的位置。该步骤，形成所述刻蚀掩膜层106，一方面可以基于所述刻蚀掩膜层106进行后续源极结构及漏极结构的制备，另一方面，所述刻蚀掩膜层106具有所述覆盖部106a，所述覆盖部106a可以覆盖住所述外延结构102上后续形成栅极结构的区域，例如，可以是所述势垒层105上对应用于形成栅极结构的区域，从而保护这一部分材料层在源极结构及漏极结构形成的过程中不被破坏，当然，所述覆盖部106a还可以进一步覆盖栅极区域之外的其他区域，依实际需求设定。在一示例中，所述刻蚀掩膜层106的材料包括但不限于sio2或sin，另外，在一示例中，可以采用化学气相沉积的工艺形成刻蚀掩膜材料层，再通过光刻工艺形成所述第一开口106b、所述第二开口106c以及所述覆盖部106a。

如图1中的s4及图6-8所示，基于所述刻蚀掩膜层106于所述第一开口106b及所述第二开口106c对应的位置外延生长源极结构109及漏极结构110，也即本发明所述的二次外延是指这里外延生长所述源极结构109及所述漏极结构110，其中，所述源极结构109及所述漏极结构110均生长于所述氮化镓层104表面。该步骤中，通过外延生长的方式在所述氮化镓层104上外延生长所述源极结构109及所述漏极结构110，即通过二次外延的方式形成所述源极结构及所述漏极结构，从而可以有效降低欧姆接触电阻，可以解决现有器件结构欧姆接触电阻不够理想的问题，其中，外延生长可以降低欧姆接触电阻的原因是，通过二次外延，可以在外延过程中直接进行高浓度均匀掺杂，而传统离子注入+高温退火实现的掺杂浓度只在部分区域，而且高温退火激活离子的效率不高，本发明的方案得到的欧姆接触电阻效果优于通过金属堆叠层高温合金及离子注入技术来实现得到的欧姆接触电阻的效果。

在本实施例中，如图6-8所示，于所述外延结构102上外延生长所述源极结构109及所述漏极结构110的步骤包括：

首先，如图6-7所示，基于所述刻蚀掩膜层106刻蚀所述外延结构102，对应所述第一开口106b及所述第二开口106c分别形成源极开口107及漏极开口108，且所述源极开口107及所述漏极开口108显露所述氮化镓层104。

其中，在一示例中，基于所述刻蚀掩膜层106刻蚀所述外延结构102包括对所述外延结构102依次进行第一刻蚀及第二刻蚀的步骤，其中，所述第一刻蚀包括多步离子刻蚀的步骤，所述第二刻蚀包括氧化结合酸溶剂进行刻蚀的步骤。即，基于所述刻蚀掩膜层106刻蚀所述外延结构102包括对所述外延结构102依次进行多步离子刻蚀、氧化及酸溶剂数字刻蚀的步骤，从而对应所述第一开口106b形成所述源极开口107，对应所述第二开口106c形成所述漏极开口108。在一示例中，所述外延结构自下而上依次包括所述缓冲层103、所述氮化镓层104以及所述势垒层105，其中，通过多步离子刻蚀工艺刻蚀所述势垒层105，如进行过多步感应耦合离子束刻蚀，在一示例中，进行所述多步离子刻蚀的工艺过程中，各步所述离子刻蚀的刻蚀功率逐渐降低，其中，功率越大，刻蚀速率越快，相应的对材料的损伤也越大，会在刻蚀表面积累越多电荷，在初始阶段可进行快速刻蚀，随着越接近刻蚀终止表面所述氮化镓层，减缓刻蚀速率，同时降低刻蚀损伤，在一示例中，进行多步icp等离子刻蚀，利用cl2/ar/bcl3作为刻蚀气源，功率逐步降低，依次为50w、25w、5w、1w，刻蚀时间可以依据实际厚度等选择。另外，本发明的所述刻蚀掩膜层106具有所述覆盖部106a，覆盖所述外延结构的待形成栅极结构的栅极区域，从而可以在该步骤的刻蚀中保护栅极区域，使其免受等离子体刻蚀的损害。

进一步，进行所述多步离子刻蚀后还进行氧化及酸溶剂刻蚀的步骤，在上述示例中，所述外延结构自下而上依次包括所述缓冲层103、所述氮化镓层104以及所述势垒层105，在对所述势垒层105进行刻蚀后，对所述氮化镓层104的表面进行氧化，如采用氧气等离子体进行gan表面氧化，再用酸溶剂进行刻蚀，例如，利用酸性试剂(hf,hcl)刻蚀清洗，上述氧化结合化学试剂刻蚀方法称为数字刻蚀方法，刻蚀速率较慢，0,1nm-1nm/次左右，因此可精确控制刻蚀厚度。可进行多次氧化结合化学试剂刻蚀步骤，达到所需刻蚀厚度。在一示例中，进行所述酸洗溶剂刻蚀的工艺过程中，所述酸洗溶剂刻蚀工艺停止于所述氮化镓层104的二维电子气表面，从而形成显露所述氮化镓层104的所述源极开口107及所述漏极开口108，这种方法的优点是纯化学工艺，从而避免了常规icp刻蚀中离子轰击材料表面造成损伤及等离子流出对器件电性能造成破坏性影响。其中，所述二维电子气表面可以基于所述氮化镓层104上的势垒层105的构成以及厚度等设计选择。通过上述方法，在二次外延之前，通过多步不同功率下的icp刻蚀技术，结合界面氧气等离子体氧化和酸清洗，平衡了刻蚀速率与刻蚀带来的材料损伤，在保证材料质量的同时，考虑了工艺成本。

接着，如图8所示，于所述源极开口107对应的所述氮化镓层104表面外延生长掺杂的所述源极结构109，于所述漏极开口108对应的所述氮化镓层104表面外延生长掺杂的所述漏极结构110。

作为示例，于所述氮化镓层表面生长所述源极结构109及所述漏极结构110的步骤包括：

首先，将经过上一步骤对所述外延结构进行所述刻蚀后得到的结构置于外延设备的反应腔室中，例如，将上述样品放入mocvd设备中；

接着，将所述反应腔室中的温度升高至1200℃-1250℃之间，通入除杂气体，例如，可以升温至1200℃、1220℃或1230℃，通入的所述除杂气体可以是氢气，以去除衬底上的杂质；

最后，控制所述反应腔室中的温度在1150℃-1170℃之间，例如，可以是1160℃或1180℃，并通入气体源以生长掺杂的所述源极结构及掺杂的所述漏极结构，所述源极结构及所述漏极结构均包括掺杂的氮化镓层，例如，所述气体源可以是nh3、sih4、tmga或tega作为气源，以外延掺si的n型高掺杂的gan薄膜，在一示例中，掺杂浓度10¹⁸～5×10¹⁹/cm³。在一示例中，所述源极结构109及所述漏极结构110的材料为掺杂的氮化镓，与作为沟道层的所述氮化镓层的主要材料一致。

采用本示例的上述方法，通过在氮化镓层104上通过二次外延生长了掺杂的源极结构及漏极结构，在一对比例中，采用传统工艺制备源漏结构，其中，离子注入后进行后续高温退火，活化所注入的离子，同时恢复因离子轰击造成的材料晶格损伤，而且，高温退火的温度通常要超过1200℃，而gan材料在900℃时就开始分解，对材料会有损伤，而且离子激活率也不够高，所以欧姆接触电阻一直制约着gan器件往更高频方向发展。即使为了防止gan材料在高温下分解，通常可沉积覆盖帽层或分多步快速退火，但总的离子注入电导效果不理想，本发明该示例的方案解决了上述问题，同时，在一示例中，所述源极结构109及所述漏极结构110的材料为掺杂的氮化镓，与作为沟道层的所述氮化镓层的主要材料一致，在所述源极结构及所述漏极结构外延生长过程中还可以弥补所述氮化镓层104的材料。

作为示例，如图9所示，生长完所述源极结构109及所述漏极结构110后依次采用湿法腐蚀及干法刻蚀的工艺去除所述覆盖部106a。其中，在该步骤中去除剩余的所述刻蚀掩膜层106，在一示例中，先利用湿法去除大部分掩膜版，在利用干法刻蚀去除残留杂质，其中大部分的定义可以依据本领域以及工艺需求进行设计，通过依次进行湿法腐蚀及干法刻蚀的工艺，可以在保证器件制备效率的前提下，提高去除效果。在一示例中，在进行完所述干法刻蚀的步骤后还包括对显露的所述外延结构的表面，如所述势垒层105的表面，进行清洗的步骤。

如图1中的s5及图10-11所示，于所述源极结构109与所述漏极结构110之间形成栅极侧墙113，所述栅极侧墙113限定出栅极区域。该步骤中，在已经形成的所述源极结构109以及所述漏极结构110的侧壁上形成栅极侧墙113，其中，所述栅极侧墙113的厚度可以依据后续形成的栅极结构的栅长来确定，也可以说通过需要的栅极区域的尺寸来确定，从而实现本发明所述的自对准，通过这种方式，栅极结构的栅长等于相邻源极结构109及漏极结构110之间的距离减去两倍的栅极侧墙113的厚度，即l栅＝l掩膜-2*l侧墙，其中，l掩膜表示相邻源极结构109及漏极结构110之间的距离，也即所述覆盖部106a的宽度。通过这个方法，栅长、栅-源、栅-漏距离可通过沉积的侧墙材料厚度决定，工艺简单、可控，利用隔离侧墙厚度控制栅极尺寸，省去了栅脚光刻步骤，简化了工艺制程，同时也避免了对准工艺造成的误差，精确定义了栅极尺寸，而且由于厚度可以控制在纳米级，因此突破了光刻对准的瓶颈。另外，基于本发明的二次外延工艺生长的所述源极结构109及所述漏极结构110，其进一步有利于上述自对准工艺的实施，从而有利于整体器件制备工艺的实施及简化。

在一示例中，所述半导体器件结构的制备方法还包括步骤：于所述源极结构109、所述漏极结构110及二者周围的所述外延结构102的表面形成介质钝化层114。在一示例中，所述介质钝化层114覆盖在相邻所述源极结构109及所述漏极结构110之间并延伸至所述源极结构109和所述漏极结构110的侧壁上以及他们的部分上表面上，参见图12所示。该示例中，所述介质钝化层114一方面作为器件的栅介质层，另一方面作为器件材料表面的钝化层。在一可选示例中，采用原子层沉积工艺形成所述介质钝化层114，所述介质钝化层114的材料包括高介电常数介质层，如al2o3，所述介质钝化层114的厚度介于10nm-50nm之间，如可以是12nm、15nm、20nm、25nm、30nm、45nm等等。通过上述条件，可得到致密的材料层，且得到的介质钝化层厚度可控，有利于发挥其栅介质层及钝化层的作用，另外，al2o3等高介电常数介质层相较与si3n4等对防止器件电流崩塌效益更有效。另外，当形成有所述介质钝化层114时，栅极结构的栅长等于相邻源极结构109及漏极结构110之间的距离减去两倍的栅极侧墙113的厚度再减去两倍的所述介质钝化层114的厚度，即l栅＝l掩膜-2*l侧墙-2*l介质钝化层，同样可以实现栅长有效控制，避免了对准工艺造成的误差，突破光刻对准的瓶颈。

另外，参见图10-12所示，提供一种形成所述栅极侧墙113及所述介质钝化层114的示例，其中，首先，如图10所示，于形成所述源极结构109及所述漏极结构110的结构上依次形成连续的介质钝化材料层111以及侧墙材料层112，介质钝化材料层111可以采用原子薄膜沉积ald进行，所述侧墙材料层112可以采用等离子增强化学气相沉积pecvd沉积，其材料包括但不限于si3n4。

在一示例中，采用各向异性刻蚀工艺去除所述源极结构109、所述漏极结构110上方以及部分所述外延结构102上方的所述侧墙材料层111，有利于得到的所述栅极侧墙113的尺寸的控制，保留所述源极结构109及所述漏极结构110侧部的所述侧墙材料层111，以形成所述栅极侧墙113并通过所述栅极侧墙113限定出所述栅极区域。可选地，通过等离子干法刻蚀，通过sf6各向异性刻蚀刻蚀掉材料表面si3n4介质，只留下源、漏两边侧墙材料。

如图1中的s6及图12所示，于所述栅极区域对应的所述外延结构102上形成栅极结构117，以制备氮化镓器件。另外，所述半导体器件结构的制备方法还包括制备源极电极115及漏极电极116的步骤，所述源极电极115形成于所述源极结构109的部分表面，所述漏极电极116形成于所述漏极结构110的部分表面。在一示例中，通过光刻刻蚀工艺去除形成所述源极电极115及所述漏极电极116对应位置处的所述介质钝化材料层111，得到所述介质钝化层114，其中，可以湿法工艺去除所述介质钝化材料层111，如采用湿法工艺去除al2o3，再在显露的所述源极结构109上形成源极电极115，其中，可以在所述源极结构109上沉积ti/al/ni/au，以形成所述源极电极115，同理，基于相同的工艺及材料可以形成所述漏极电极116。在一示例中，可以在形成所述源极电极115及所述漏极电极116之后形成所述栅极结构117，例如，可以通过光刻工艺先形成掩膜层，再在栅极侧墙113所限定的所述栅极区域中形成所述栅极结构117，所述栅极结构117的材料可以是ni/au，并同时作为引出电极。另外，在一可选示例中，所述栅极结构117包括形成在所述栅极侧墙113之间的栅极层以及形成在所述栅极层上的栅帽，其中，所述栅帽的外缘不超出所述栅极侧墙113与所述源极结构及所述漏极结构之间的界面，有利于防止器件的漏电，该示例中，光刻步骤只需定义所述栅帽的尺寸，栅长的尺寸已有所述栅极侧墙定义出，且所述栅帽的尺寸可以没有严格对准要求。

如图12所示，参见图1-11，本发明还提供一种结合二次外延及自对准工艺的氮化镓器件结构，其中，所述氮化镓器件结构优选采用本发明的氮化镓器件结构的制备方法制备得到，当然也可以采用其他方式，所述氮化镓器件结构的各特征及其相关描述可以参见本实施例在氮化镓器件结构制备方法中的描述，在此不再赘述，所述氮化镓器件结构包括：

半导体衬底101；

外延结构102，形成于所述半导体衬底101上，所述外延结构102包括氮化镓层104；

源极结构109及漏极结构110，均外延生长于所述氮化镓层104的表面；

栅极侧墙113，形成于所述源极结构109及所述漏极结构110之间，且限定出栅极区域；

栅极结构117，形成于所述栅极区域对应的所述外延结构102上，以形成氮化镓器件。

作为示例，所述外延结构102自下而上依次包括：缓冲层103、所述氮化镓层104以及势垒层105，其中，所述源极结构109及所述漏极结构110穿过所述势垒层105形成于所述氮化镓层104表面。

作为示例，所述缓冲层103包括alxga1-xn层，所述势垒层105包括alyga1-yn层，所述势垒层105的厚度介于20-100nm之间，所述氮化镓层104的厚度介于0.5um-2um之间，其中，0<x<1，0<y<1。

作为示例，所述源极结构109包括掺杂的氮化镓层，所述漏极结构110包括掺杂的氮化镓层；所述半导体器件结构还包括漏极电极115及源极电极116，所述漏极电极116形成于所述漏极结构110的表面，所述源极电极115形成于所述源极结构109的表面。

作为示例，所述栅极侧墙113与所述外延结构102之间还形成有介质钝化层114，所述栅极结构117形成于所述介质钝化层114上，所述介质钝化层114还延伸至所述源极结构109及所述漏极结构110的侧部及部分上表面。

作为示例，所述介质钝化层114的材料包括高介电常数介质层，所述介质钝化层114的厚度介于10nm-50nm之间。

综上所述，本发明的结合二次外延及自对准工艺的氮化镓器件结构及制备方法，通过二次外延生长形成源极结构及漏极结构的方法，可以有效降低欧姆接触电阻，同时在二次外延之前，通过多步离子刻蚀、氧化及酸溶剂数字刻蚀的步骤，平衡了刻蚀速率与刻蚀带来的材料损伤，在保证材料质量的同时，考虑了工艺成本。另外，利用自对准技术，避免了光刻过程中对准工艺带来的误差，精确定义了栅极尺寸。同时利用隔离侧墙厚度控制栅极尺寸，省去了栅脚光刻步骤，简化了工艺制程。可在大尺寸晶圆上实现gan材料的异质外延，节省了单位尺寸外延成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。