电子装置、电子封装件及其封装基板的制作方法

1.本发明有关一种电子装置，尤指一种能改善电压降的电子装置、电子封装件及其封装基板。


背景技术：

2.目前应用于数字货币(如比特币)的芯片封装件的制程是采用反转接点栅格阵列(flip chip land grid array，简称fclga)封装制程。该fclga封装制程所采用的芯片需符合低电压(如0.3v至0.5v)及高耗电流(如20a至50a)特性的规格，故该fclga封装制程所接置的电源系统的电压降(ir drop)会影响芯片效能，如ir drop越大，芯片效能越低。
3.如图1及图1a所示，现有fclga半导体封装件1于一封装基板10的置晶面10b经由多个导电凸块110覆晶配置一半导体芯片11，再以封装层12包覆该半导体芯片11，且该封装基板10的下表面10a布设信号垫100、接地垫101及电源垫102，以接置于一电路板(图略)上，使电源系统经由该电路板将电源从该电源垫102输送至该半导体芯片11。
4.然而，该半导体芯片11朝向该下表面10a的垂直投影区域b对应位于该接地垫101与该电源垫102中，如图1及图1a所示，使该半导体芯片11的布设位置同时横跨该接地垫101及电源垫102，故该封装基板10于封装制程的热处理期间(thermal cycle)往往因热胀冷缩的现象而造成变形，致使其发生翘曲(warpage)，甚而产生该半导体芯片11碎裂(crack)问题。
5.此外，虽然业界改变接地垫101’及电源垫102’于下表面10a的占用面积，如图1b所示的封装基板10’，即增大该接地垫101’于下表面10a的占用面积，且缩小该电源垫102’于下表面10a的占用面积，使该半导体芯片11朝向该下表面10a的垂直投影区域b对应位于该接地垫101’中，而未位于该电源垫102’中，以避免该半导体芯片11因该封装基板10’翘曲而发生碎裂的问题，但缩小该电源垫102’于下表面10a的占用面积，将导致该电源垫102’提供至该半导体芯片11的电流量大幅缩减，因而大幅增加电压降(ir drop)，致使该半导体芯片11的效能不佳。
6.因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。


技术实现要素：

7.鉴于上述现有技术的缺陷，本发明提供一种电子装置、电子封装件及其封装基板，能避免该电子元件发生碎裂的问题。
8.本发明实施例的第一方面提供一种封装基板，包括：基板本体，其具有相对的第一表面及第二表面；接地垫，其形成于该基板本体的第一表面上；以及电源垫，其形成于该基板本体的第一表面上并环绕该接地垫的至少三个方位。
9.前述的封装基板中，该电源垫呈马蹄形或u字形。
10.前述的封装基板中，该基板本体的第二表面定义有置晶区。例如，该置晶区朝向该第一表面的垂直投影区域对应位于该接地垫中，而未位于该电源垫中。进一步，该电源垫环
绕该垂直投影区域。
11.前述的封装基板中，该基板本体于该第一表面及/或第二表面上形成有至少一电性接触垫。
12.本发明实施例的第二方面提供一种电子封装件，包括：如前述第一方面所述的封装基板；以及电子元件，其设于该封装基板的第二表面上并电性连接该接地垫与电源垫。
13.前述的电子封装件中，该电子元件朝向该第一表面的垂直投影区域对应位于该接地垫中，而未位于该电源垫中。例如，该电源垫环绕该垂直投影区域。
14.前述的电子封装件中，该电性接触垫电性连接该电子元件。
15.本发明实施例的第三方面提供一种电子装置，包括：多个前述第一方面所述的封装基板；第一导线，其电性连接各该封装基板的接地垫；以及第二导线，其电性连接各该封装基板的电源垫。
16.前述的电子装置中，还包括电子元件，其设于该封装基板的第二表面上并电性连接该接地垫与电源垫。例如，该电子元件朝向该第一表面的垂直投影区域对应位于该接地垫中，而未位于该电源垫中。进一步，该电源垫环绕该垂直投影区域。
17.前述的电子装置中，该基板本体于该第一表面及/或第二表面上形成有至少一电性接触垫，且该电性接触垫电性连接该电子元件。
18.由上可知，本发明的电子装置、电子封装件及其封装基板，主要经由该电源垫环绕该接地垫的至少三个方位，以增加该电源垫于该基板本体上的占用面积，故相比于现有技术，本发明不仅能避免该电子元件发生碎裂的问题，且能有效降低电压降。
附图说明
19.图1为现有半导体封装件的剖视示意图。
20.图1a为图1的立体示意图。
21.图1b为现有封装基板的平面示意图。
22.图2a为本发明的电子封装件的剖侧示意图。
23.图2b为图2a的立体示意图。
24.图2c为图2a的平面示意图。
25.图3为本发明的电子装置的侧视示意图。
26.图3’为图3的局部平面图。
27.附图标记说明
[0028]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体封装件
[0029]
10,10’,2a
ꢀꢀꢀꢀꢀ
封装基板
[0030]
10a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
下表面
[0031]
10b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
置晶面
[0032]
100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
信号垫
[0033]
101,101’,201
ꢀꢀ
接地垫
[0034]
102,102’,202
ꢀꢀ
电源垫
[0035]
11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体芯片
[0036]
110,210
ꢀꢀꢀꢀꢀꢀꢀ
导电凸块
[0037]
12,22
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
封装层
[0038]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电子封装件
[0039]
20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基板本体
[0040]
20a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一表面
[0041]
20b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二表面
[0042]
200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一电性接触垫
[0043]
200
’ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二电性接触垫
[0044]
201a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
主垫部
[0045]
201b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
外接部
[0046]
202a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
端部
[0047]
21
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电子元件
[0048]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电子装置
[0049]
30
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
电路板
[0050]
31
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一导线
[0051]
32
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二导线
[0052]
a,b,21
’ꢀꢀꢀꢀꢀꢀ
垂直投影区域
[0053]
s
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
置晶区。
具体实施方式
[0054]
以下经由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
[0055]
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
[0056]
图2a至图2c为揭示本发明的电子封装件2的示意图。如图2a至图2c所示，所述的电子封装件2包括：一封装基板2a、一电子元件21以及一封装层22，该封装基板2a包含一基板本体20、至少一接地垫201及至少一电源垫202。
[0057]
所述的基板本体20大致呈矩形体，如图2b所示，其具有相对的第一表面20a及第二表面20b。
[0058]
于本实施例中，该基板本体20可为如具有核心层与线路部的封装基板(substrate)或无核心层(coreless)的线路结构，其包含至少一绝缘层及至少一结合该绝缘层的线路层，如至少一扇出(fan out)型重布线路层(redistribution layer，简称rdl)。例如，该线路层包含该接地垫201及该电源垫202。具体地，该基板本体20的线路层更包含多个形成于该第一表面20a上的第一电性接触垫200，以作为信号垫，且该基板本体20的线路层也可包含多个形成于该第二表面20b(如该置晶区s)上的第二电性接触垫200’，如图2a所
示，以作为焊垫。应可理解地，该基板本体20也可为其它承载芯片的板材，如硅中介板(silicon interposer)、或其它具有金属布线(routing)的板体等，并不限于上述。
[0059]
此外，该基板本体20的载板制程方式繁多，例如，可采用晶圆制程制作线路层，通过化学气相沉积(chemical vapor deposition，简称cvd)形成氮化硅或氧化硅以作为绝缘层；或者，可采用一般非晶圆制程方式形成线路层，即采用成本较低的高分子介电材作为绝缘层，如聚酰亚胺(polyimide，简称pi)、聚对二唑苯(polybenzoxazole，简称pbo)、预浸材(prepreg，简称pp)、封装胶体(molding compound)、感光型介电层或其它材料等以涂布方式形成。
[0060]
另外，该基板本体20的第二表面20b定义有一置晶区s，如图2a所示。例如，该置晶区s大致呈矩形，其朝向该第一表面20a的垂直投影区域a对应位于该接地垫201中，而未位于该电源垫202中。具体地，如图2c所示，该电源垫202环绕该垂直投影区域a的三个边缘。
[0061]
另外，该些第一电性接触垫200沿该第一表面20a的其中一边缘相互间隔排列，如图2b及图2c所示。
[0062]
所述的接地垫201形成于该基板本体20的第一表面20a上且电性连接该第二电性接触垫200’。
[0063]
于本实施例中，该接地垫201大致呈t字形或其变化形状，如图2b所示。例如，该接地垫201定义有一对应该垂直投影区域a的主垫部201a及一沿该第一表面20a边缘布设的外接部201b。具体地，该主垫部201a大致呈矩形而位于该第一表面20a的中间处，且该外接部201b沿该第一表面20a的其中两相邻的边缘布设而呈拐杖状或l字形，如图2c所示。
[0064]
所述的电源垫202形成于该基板本体20的第一表面20a上并间隔环绕该接地垫201(主垫部201a)的至少三个方位且电性连接该第二电性接触垫200’。
[0065]
于本实施例中，该电源垫202呈马蹄形、u字形或其变化形状，如图2b所示。例如，该电源垫202围绕该接地垫201的主垫部201a的三个边缘。具体地，如图2c所示，该电源垫202的两端部202a与接地垫201的该外接部201b相间隔，使该电源垫202的形状与该接地垫201的形状相互补，以令该电源垫202与该接地垫201占用该第一表面20a的面积最大化，如图2c所示。
[0066]
所述的电子元件21设于该封装基板2a的第二表面20b的置晶区s上并经由该第二电性接触垫200’电性连接该接地垫201与电源垫202。
[0067]
于本实施例中，该电子元件21为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该电子元件21经由多个如焊锡材料的导电凸块210以覆晶方式设于该基板本体20的第二表面20b上且电性连接该第二电性接触垫200’，并可选择以底胶(图略)包覆该些导电凸块210；或者，该电子元件21经由多个如金线的焊线(图略)以打线方式电性连接该第二电性接触垫200’；亦或，该电子元件21可直接接触该第二电性接触垫200’以电性连接该第二电性接触垫200’。然而，有关该电子元件21电性连接该线路层的方式不限于上述。
[0068]
此外，该电子元件21大致呈矩形体，其朝向该第一表面20a的垂直投影区域21’对应位于该接地垫201中，而未位于该电源垫202中。例如，该电源垫202环绕该电子元件21的垂直投影区域21’。具体地，该接地垫的主垫部201a的面积大于或等于该电子元件21朝向该第一表面20a的垂直投影区域21’的面积。
[0069]
所述的封装层22形成于该封装基板2a的第二表面20b上以包覆该电子元件21及该些导电凸块210。
[0070]
于本实施例中，该封装层22为绝缘材，如聚酰亚胺(polyimide，简称pi)、干膜(dry film)、如环氧树脂(epoxy)的封装胶体或封装材(molding compound)。例如，该封装层22的制程可选择液态封胶(liquid compound)、喷涂(injection)、压合(lamination)或模压(compression molding)等方式形成于该基板本体20上。具体地，该电子封装件2采用覆晶栅格阵列(flip chip land grid array，简称fclga)封装制程的生产线规格将该封装基板2a、电子元件21及封装层22进行封装。
[0071]
因此，本发明的电子封装件2或封装基板2a，主要经由该电源垫202环绕该接地垫201的至少三个方位，以增加该电源垫202于该第一表面20a上的占用面积，使该电源垫202提供至该电子元件21的电流量大幅增加且缩短电源的提供路径，故相比于现有技术，本发明的电子封装件2或封装基板2a能有效降低电压降(ir drop)。具体地，如下表所示，本发明的电子封装件2或封装基板2a的整体电压降约较现有技术改善60％效益(即比较率0.39x)，其中，是以图1a的封装基板10的整体电压降作为基准x，且x＝13.98。
[0072] 图1a图1b本发明电源信号(vdd)电压降(单位mv)5.1813.425.02接地信号(vss)电压降(单位mv)8.80.410.4整体电压降13.9813.835.42比较率(ratio)x0.99x0.39x
[0073]
此外，由于该电源垫202环绕该接地垫201的至少三个方位，该电子封装件2或封装基板2a可多方向提供该电子元件21所需的电源。
[0074]
另外，该电子元件21朝向该第一表面20a的垂直投影区域21’未位于该电源垫202中，因而该电子元件21不会横跨该接地垫201与电源垫202，故相比于现有技术，本发明的电子封装件2的电子元件21不会因该封装基板2a翘曲而发生碎裂的问题。
[0075]
另外，如图3及图3’所示，于后续应用中，可将多个封装基板2a或电子封装件2串接于一电路板(printed circuit board，简称pcb)30上，以形成电子装置3，供作为虚拟货币(如比特币)用的电子产品。
[0076]
于本实施例中，该封装基板2a或电子封装件2以其第一表面20a接置于该电路板30上，且该电子装置3具有一电性连接各该接地垫201的第一导线31以及一电性连接各该电源垫202的第二导线32。例如，该第一导电31与该第二导线32为电路板30的表面布线层；或者，该第一导电31与该第二导线32也可为电线，以焊接于该电路板30的接点上。具体地，经由一条第一导线31串联各该接地垫201的外接部201b，且经由一条第二导线32串联各该电源垫202。
[0077]
因此，本发明的电子装置3经由该电源垫202环绕该接地垫201的至少三个方位，使该电路板30或电源系统(图略)能多方向提供该电子元件21所需的电源。
[0078]
综上所述，本发明的电子装置、电子封装件及其封装基板，经由该电源垫环绕该接地垫的至少三个方位，以增加该电源垫于该基板本体上的占用面积，故本发明不仅能避免该电子元件发生碎裂的问题，且能有效降低电压降，因而大幅提升该电子元件的可靠性。
[0079]
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任
何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。