一种压电驱动器的制作方法与流程

本发明属于压电驱动器技术领域，更具体地说，是涉及一种压电驱动器的制作方法。

背景技术：

纵向压电驱动器是一种利用逆压电效应通过电场控制压电体的机械变形从而产生纵向直线运动的一类元件，广泛应用于航空技术、测量技术、精密加工、医学器械等领域。目前，应用最广的纵向压电驱动器为高度大于10mm的大行程驱动器堆栈。通过胶水将多个芯片驱动器粘结于一体所制作的分立式堆栈为其中一种最常见结构。然而，传统方法通常使用环氧树脂胶等作为粘结层，其不仅会带来额外的迟滞，且受耐受温度限制(<250℃)，在堆栈制作过程中，需先对芯片单独进行外电极涂覆，再进行胶粘，容易造成芯片间接触不良。

技术实现要素：

本发明实施例的目的在于提供一种压电驱动器的制作方法，以解决现有技术中存在的压电驱动器的芯片间接触不良的技术问题。

为实现上述目的，本发明采用的技术方案是：提供一种压电驱动器的制作方法，包括：

步骤s1、提供多个芯片瓷体，通过无机胶将多个所述芯片瓷体粘结在一起，形成堆栈结构；

步骤s2、提供夹具，将所述堆栈结构固定于所述夹具上；

步骤s3、对所述夹具上的所述堆栈结构进行烧结处理，使得所述堆栈结构中的所述无机胶固化形成粘结层；

步骤s4、对所述堆栈结构的相对的两个侧面进行被银处理，以在所述堆栈结构上形成两个被银面；

步骤s5、对所述堆栈结构进行极化处理；

步骤s6、在所述堆栈结构的两个所述被银面上连接外电极片和引线，从而得到压电驱动器。

在一个实施例中，所述步骤s1中，采用丝网印刷工艺分别在多个所述芯片瓷体的表面上印刷所述无机胶，然后将多个所述芯片瓷体堆叠在一起，使得多个所述芯片瓷体粘结在一起，从而形成堆栈结构。

在一个实施例中，所述无机胶的印刷厚度为10μm～20μm。

在一个实施例中，所述步骤s2中，所述夹具包括底座和锁紧件，所述底座上开设有具有开口的凹槽，所述凹槽用于放置所述堆栈结构，所述凹槽的一侧设有过孔，所述锁紧件经所述过孔伸入所述凹槽内。

在一个实施例中，所述步骤s2还包括：将所述堆栈结构放置于所述底座的凹槽中，使所述锁紧件经所述过孔伸入所述凹槽内并抵接于对应的所述堆栈结构上，从而将所述堆栈结构固定于所述底座的凹槽中。

在一个实施例中，所述步骤s2中，所述堆栈结构的两端分别与所述锁紧件的伸入所述凹槽内的端部和所述凹槽的远离所述锁紧件的内壁平面接触。

在一个实施例中，所述步骤s4中，对所述堆栈结构的相对的两个侧面进行被银处理的步骤包括：在所述堆栈结构的相对的两个侧面上涂布银浆，然后对所述堆栈结构上的银浆进行烘银和烧银处理。

在一个实施例中，对所述堆栈结构上的银浆进行烘银处理的温度范围为90℃～110℃，烘银时间为0.3小时～1.0小时。

在一个实施例中，对所述堆栈结构上的银浆进行烧银处理的温度范围为750～880℃，烧银时间为0.3小时～1.0小时。

在一个实施例中，所述无机胶包括65wt％～75wt％的玻璃颗粒以及25wt％～35wt％的载体，其中，所述载体包括85wt％～90wt％的溶剂、8wt％～13wt％的树脂以及1wt％～2wt％的浆料助剂。

本发明提供一种压电驱动器的制作方法，提供多个芯片瓷体，通过无机胶将多个芯片瓷体粘结在一起，形成堆栈结构；提供夹具，将堆栈结构固定于夹具上；对夹具上的堆栈结构进行烧结处理，使得堆栈结构中的无机胶固化；对堆栈结构的相对的两个侧面进行被银处理，以在堆栈结构上形成两个被银面；对堆栈结构进行极化处理；在堆栈结构的两个被银面上连接外电极片和引线，从而得到压电驱动器。与现有技术相比，本发明的压电驱动器的制作方法的有益效果在于：相比于环氧树脂胶，无机胶的耐受温度更高，在被银处理过程中，无机胶所形成的粘结层并不会失效，故任意相邻两个芯片瓷体粘结紧密，使得多个芯片瓷体间可以更有效进行电学并联，从而有效防止压电驱动器的芯片瓷体间接触不良，使得所制作的压电驱动器质量稳定、可靠。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的压电驱动器的制作方法的流程示意图；

图2为本发明实施例提供的压电驱动器的制作方法的步骤s1的示意图；

图3为本发明实施例提供的夹具的结构示意图；

图4为本发明实施例提供的压电驱动器的制作方法的步骤s2的示意图；

图5为本发明实施例提供的压电驱动器的制作方法的步骤s3的示意图；

图6为本发明实施例提供的压电驱动器的制作方法的步骤s4的示意图；

图7为本发明实施例提供的压电驱动器的制作方法的步骤s6的示意图；

图8为本发明实施例提供的压电驱动器上的相邻两个芯片瓷体的粘结界面处形貌图。

其中，图中各附图标记：

100-堆栈结构；110-芯片瓷体；121-无机胶层；122-粘结层；130-被银面；140-外电极片；150-引线；200-夹具；210-底座；211-开口；212-凹槽；213-过孔；220-锁紧件。

具体实施方式

为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

请参阅图1，本发明实施例提供一种压电驱动器的制作方法，包括：

步骤s1、如图2所示，提供多个芯片瓷体110，通过无机胶将多个芯片瓷体110初步粘结在一起，形成堆栈结构100；由于此时堆栈结构100上的无机胶并未固化，因此，堆栈结构100上的芯片瓷体110容易移动；

步骤s2、如图3和图4所示，提供夹具200，将堆栈结构100固定于夹具200上以便于后续对堆栈结构100的无机胶层121进行烧结处理；在将堆栈结构100固定于夹具200上后，虽然堆栈结构100上的无机胶并未固化，但夹具200能够对堆栈结构100上的芯片瓷体110进行对位，防止芯片瓷体110移位；

步骤s3、对夹具200上的堆栈结构100进行烧结处理，使得堆栈结构100中的无机胶固化形成粘结层122，使得堆栈结构100上的任意相邻两个芯片瓷体110紧密连接；

步骤s4、如图5所示，对堆栈结构100的相对的两个侧面进行被银处理，以在堆栈结构100上形成两个被银面130；

步骤s5、对堆栈结构100进行极化处理，使芯片瓷体110中的电畴沿电场方向取向排列；

步骤s6、在堆栈结构100的两个被银面130上连接外电极片140和引线150，从而得到压电驱动器。

本发明实施例提供一种压电驱动器的制作方法，提供多个芯片瓷体110，通过无机胶将多个芯片瓷体110粘结在一起，形成堆栈结构100；提供夹具200，将堆栈结构100固定于夹具200上；对夹具200上的堆栈结构100进行烧结处理，使得堆栈结构100中的无机胶固化；对堆栈结构100的相对的两个侧面进行被银处理，以在堆栈结构100上形成两个被银面130；对堆栈结构100进行极化处理；在堆栈结构100的两个被银面130上连接外电极片140和引线150，从而得到压电驱动器。与现有技术相比，本发明的压电驱动器的制作方法的有益效果在于：相比于环氧树脂胶，无机胶的耐受温度更高，本发明实施例所采用的的无机胶可耐受超700℃高温，在被银处理过程中，无机胶所形成的粘结层122并不会失效，故任意相邻两个芯片瓷体110粘结紧密，使得多个芯片瓷体110间可以更有效进行电学并联，从而有效防止压电驱动器的芯片瓷体110间接触不良，使得所制作的压电驱动器质量稳定、可靠。

具体地，在本发明的一个实施例中，本发明所使用的芯片瓷体110为压电陶瓷和电极浆料共烧而成的叠层结构，芯片瓷体110的材料具体为软性pzt-5系压电陶瓷，芯片瓷体110的尺寸为5×5×2mm，芯片瓷体110的烧结温度为1120℃～1150℃，烧结时间为3小时～4小时。当然，根据实际情况的选择，芯片瓷体110的材料、尺寸和形成工艺可以作适当修改，本发明在此不做特别限定。

具体地，在本发明的一个实施例中，上述步骤s1中，如图2所示，可以先在芯片瓷体110的一侧表面上设置无机胶形成无机胶层121，然后将多个芯片瓷体110依次堆叠，形成层层依次排列的芯片瓷体110组合结构，且任意相邻两个芯片瓷体110之间通过无机胶层121初步粘接在一起，从而得到堆栈结构100。

可选地，上述步骤s1中，可以采用丝网印刷工艺分别在多个芯片瓷体110的表面上印刷无机胶，然后将多个芯片瓷体110堆叠在一起，使得多个芯片瓷体110粘结在一起，从而形成堆栈结构100。在该实施例中，采用丝网印刷工艺可以精确控制涂层的厚度，使得多层无机胶层121的厚度一致。当然，根据实际情况的选择，可以采用其它工艺在芯片瓷体110的表面上设置无机胶，本发明在此不做特别限定。

可选地，本发明实施例的堆栈结构100一共包括9个芯片瓷体110，而根据实际情况的选择，堆栈结构100上的芯片瓷体110的数量可以作适当调整，本发明在此不做特别限定。

可选地，上述步骤s1中，由于无机胶相比于有机胶粘度可调范围更广，可调配成适用于丝网印刷的浆料，通过丝网印刷工艺可更方便得到薄且均匀的胶层，因此相比于现有的采用环氧树脂胶粘结多个芯片瓷体110的工艺，本发明的无机胶层121的厚度较薄，具体来说，无机胶的印刷厚度为10μm～20μm；并且，无机胶相比有机胶具有更佳的机械强度，在压电陶瓷发生膨胀收缩时，无机胶层121的形变更小，因而迟滞更小，使得所制作的压电驱动器质量稳定、可靠。当然，根据实际情况的选择，无机胶的印刷厚度可以做适当调整，本发明在此不做特别限定。

具体地，在本发明的一个实施例中，无机胶具体包括65wt％～75wt％的玻璃颗粒以及25wt％～35wt％的载体，其中，载体包括85wt％～90wt％的溶剂、8wt％～13wt％的树脂以及1wt％～2wt％的浆料助剂。更具体地，本发明实施例提供的无机胶中，溶剂包括松油醇、丁基卡必醇、萜丙醇、丁基卡必醇醋酸酯、醇酯十二、丙二醇甲醚醋酸酯、邻苯二甲酸二甲酯以及邻苯二甲酸二辛酯中的三种或三种以上的成分，树脂包括聚乙烯醇缩丁醛和乙基纤维素高分子树脂中的至少一种，浆料助剂包括有机膨润土类触变剂、byk110分散剂及高分子聚合物类消泡剂中的至少一种。

值得一提的是，本发明所采用的无机胶的主体材料为玻璃颗粒，玻璃颗粒可耐受超700℃高温，后续烧银处理的工艺温度一般在700℃～900℃之间，这个温度范围玻璃颗粒只是部分熔融，且不易流出相邻两个芯片瓷体110之间的间隙，故烧银处理不会导致粘结层122失效，因此可先粘结多个芯片瓷体110再整体涂布被银面130，使得多个芯片瓷体110间可以更有效地进行电学并联。

具体地，在本发明的一个实施例中，上述步骤s2中，如图3所示，夹具200包括底座210和锁紧件220，底座210上开设有具有开口211的凹槽212，凹槽212用于放置堆栈结构100，凹槽212的一侧设有过孔213，锁紧件220经过孔213伸入凹槽212内。相应地，步骤s2还包括：将堆栈结构100放置于底座210的凹槽212中，使锁紧件220经过孔213伸入凹槽212内并抵接于对应的堆栈结构100上，从而将堆栈结构100固定于底座210的凹槽212中。本发明通过将堆栈结构100固定于底座210的凹槽212中，使得多个芯片瓷体110可以通过凹槽212对位，保证后续无机胶固化形成粘结层122前多个芯片瓷体110不会移位，使得多个芯片瓷体110间可以更有效进行电学并联，从而有效防止压电驱动器的芯片瓷体110间接触不良，使得所制作的压电驱动器质量稳定、可靠。

具体地，在本发明的一个实施例中，如图3所示，夹具200包括底座210和多个锁紧件220，底座210上开设有阵列分布的多个凹槽212，多个锁紧件220和多个凹槽212一一对应，每一个锁紧件220用于将对应的堆栈结构100固定于对应的凹槽212中，从而使得本发明实施例的夹具200能够同时用于固定多个堆栈结构100，可以有效提高无机胶层121的固化效率，降低制作成本。

具体地，凹槽212的尺寸与堆栈结构100的尺寸适配，具体来说，凹槽212的长度稍大于堆栈结构100的厚度，凹槽212的宽度稍大于堆栈结构100的宽度，从而使得堆栈结构100能够恰好放置于凹槽212中，以便于对堆栈结构100的多个芯片瓷体110进行对位。在该实施例中，凹槽212的深度稍小于堆栈结构100的长度，使得堆栈结构100放置于凹槽212中时，堆栈结构100部分能从凹槽212的开口211露出，以便于后续从凹槽212中夹取出堆栈结构100。

需要说明的是，本发明的实施例中，凹槽212的长度指的是凹槽212沿平行于锁紧件220的装配方向的尺寸，凹槽212的深度指的是凹槽212沿平行于堆栈结构100的放置于凹槽212内的方向的尺寸，凹槽212的宽度指的是凹槽212沿垂直于锁紧件220的装配方向以及堆栈结构100的放置于凹槽212内的方向的尺寸，堆栈结构100的厚度指的是堆栈结构100沿多个芯片瓷体110的排列方向的尺寸，堆栈结构100的宽度指的是堆栈结构100沿平行于堆栈结构100的放置于凹槽212内的方向的尺寸，堆栈结构100的长度指的是堆栈结构100沿垂直于锁紧件220的装配方向以及堆栈结构100的放置于凹槽212内的方向的尺寸。

具体地，凹槽212的内壁经平面抛光处理，锁紧件220的伸入凹槽212内的一端经平面抛光处理，从而使得堆栈结构100的两端的芯片瓷体110分别与锁紧件220的伸入凹槽212内的端部和凹槽212的远离锁紧件220的内壁平面接触，防止压伤或划伤芯片瓷体110。

具体地，在本发明的一个实施例中，如图3所示，底座210上的过孔213可以为螺纹孔，锁紧件220可以为螺纹配合于过孔213上的螺钉，使得锁紧件220能抵接于堆栈结构100上并将堆栈结构100固定于凹槽212内。当然，根据实际情况的选择，锁紧件220也可以通过其它方式将堆栈结构100固定于凹槽212内，本发明在此不做特别限定。

可选地，本发明实施例的夹具200中，凹槽212的长度为15mm～25mm，深度为3mm～5mm，宽度为4mm～6mm，螺钉上的螺杆长度为13mm～23mm，例如，凹槽212的长度为20mm，深度为4mm，宽度为5±0.05mm，螺钉上的螺杆长度为18mm。可以理解的是，根据实际情况的选择，上述尺寸可以作适当调整，本发明在此不做特别限定。

可选地，底座210和锁紧件220均为陶瓷件，具体可以但不限于为氧化铝陶瓷件，相比于其它材料，氧化铝陶瓷材料的可耐受温度大于1600℃，可以有效保证在烧结处理中夹具200可以对堆栈结构100进行固定。当然，根据实际情况的选择，底座210和锁紧件220也可以选用其它可耐受温度较高的材料制作，本发明在此不做特别限定。

具体地，在本发明的一个实施例中，上述步骤s3中，可以将夹具200及其上的堆栈结构100放置于烧结炉中进行烧结处理，使得堆栈结构100中的无机胶固化形成粘结层122。在该实施例中，如图8所示，烧结处理的温度范围为850℃～1000℃，烧结时间为0.3小时～1.0小时，在无机胶固化形成粘结后，根据光学显微镜数据，相邻两个芯片瓷体110的粘结界面处无明显缝隙，也即无机胶能够在芯片间平整的填充而无明显缝隙，因此本发明的无机胶具有良好的结合性。当然，根据实际情况的选择，也可以将夹具200及其上的堆栈结构100放置于其他加热设备中进行烧结处理，本发明在此不做特别限制。

具体地，在本发明的一个实施例中，上述步骤s4中，如图6所示，对堆栈结构100的相对的两个侧面进行被银处理的步骤包括：在堆栈结构100的相对的两个侧面上涂布银浆，然后对堆栈结构100上的银浆进行烘银和烧银处理。在该实施例中，对堆栈结构100上的银浆进行烘银处理的温度范围为90℃～110℃，烘银时间为0.3小时～1.0小时；对堆栈结构100上的银浆进行烧银处理的温度范围为750～880℃，烧银时间为0.3小时～1.0小时，从而使得多个芯片瓷体110之间并联连接。

具体地，在本发明的一个实施例中，上述步骤s5中，先将堆栈结构100放置于硅油中，然后施加极化电场以对堆栈结构100进行极化处理，使芯片瓷体110中的电畴沿电场方向取向排列。

具体地，在本发明的一个实施例中，上述步骤s6中，在堆栈结构100的两个被银面130上分别焊接正极金属片和负极金属片，并在正极金属片和负极金属片上分别焊接正极引线150和负极引线150。当然，根据实际情况的选择，正极金属片、负极金属片、正极引线150和负极引线150可以通过其它工艺设置在堆栈结构100上，本发明在此不做特别限制。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。