发光二极管芯片及其制作方法与流程

[0001]
本公开涉及半导体技术领域，特别涉及一种发光二极管芯片及其制作方法。


背景技术：

[0002]
led(light emitting diode，发光二极管)是一种能发光的半导体器件。led 具有低电压、低功耗、体积小、重量轻、寿命长、可靠性高等优点，正在迅速而 广泛地应用在交通信号灯、汽车内外灯、城市景观照明、手机背光源、户外全彩 显示屏等领域。随着led的应用领域逐渐变广，市场对led的性能要求不断提 高，特别是led的发光亮度。
[0003]
芯片是led的核心器件。相关技术中，led芯片包括衬底、n型半导体层、 有源层、p型半导体层、n型电极、p型电极和dbr(distributed bragg reflection， 分布式布拉格反射镜)。n型半导体层、有源层、p型半导体层依次层叠在衬底 的第一表面上，p型半导体层上设有延伸至n型半导体层的凹槽。n型电极设 置在凹槽内的n型半导体层上，p型电极设置在p型半导体层上。dbr铺设在 衬底的第二表面上，第二表面为第一表面的相反表面。
[0004]
n型电极和p型电极注入电流，n型半导体层提供的电子和p型半导体层 提供的空穴迁移到有源层内复合发光。有源层发出的光线会射向四面八方，但是 led应用时只能使用从芯片正面(即p型电极所在侧)射出的光线。相关技术 利用dbr对射向芯片背面(即dbr所在侧)的光线进行反射，反射效果有限， led的正面出光效率还有待提升。


技术实现要素：

[0005]
本公开实施例提供了一种发光二极管芯片及其制作方法，有利于提升led 的正面出光效率。所述技术方案如下：
[0006]
一方面，本公开实施例提供了一种发光二极管芯片，所述发光二极管芯片包 括衬底、n型半导体层、有源层、p型半导体层、n型电极、p型电极和分布式 布拉格反射镜；所述n型半导体层、所述有源层、所述p型半导体层依次层叠 在所述衬底的第一表面上；所述p型半导体层上设有延伸至所述n型半导体层 的凹槽，所述n型电极设置在所述凹槽内的n型半导体层上，所述p型电极设 置在所述p型半导体层上；所述分布式布拉格反射镜铺设在所述衬底的第二表 面上，所述第二表面为所述第一表面的相反表面；所述n型半导体层的部分边 缘区域为光线散射结构，所述光线散射结构由具有晶体缺陷的晶体结构形成。
[0007]
可选地，所述光线散射结构内的晶体缺陷沿从所述衬底到所述有源层的方 向逐渐减小。
[0008]
可选地，所述光线散射结构与所述有源层间隔设置。
[0009]
可选地，所述发光二极管芯片还包括电流阻挡层和透明导电层，所述电流阻 挡层包括第一子层、第二子层和第三子层；所述第一子层设置在所述p型电极 的边缘区域和所述p型半导体层之间，所述第二子层设置在所述第一子层和所 述第一子层周围的p型半导体层上，所述第三子层设置在所述第二子层和所述 第二子层周围的p型半导体层上，所述透明导电层设置在所述电流阻挡层和所 述电流阻挡层周围的p型半导体层上。
[0010]
可选地，所述第一子层周围的p型半导体层上的第二子层内具有多个通孔， 每个所述通孔从所述第三子层延伸至所述p型半导体层。
[0011]
可选地，所述通孔的数量沿远离所述p型电极的方向逐渐增多。
[0012]
可选地，所述通孔的横截面为等腰三角形，所述等腰三角形的顶角指向所述 p型电极，所述通孔的横截面垂直于所述通孔的延伸方向。
[0013]
另一方面，本公开实施例提供了一种发光二极管芯片的制作方法，所述制作 方法包括：
[0014]
在衬底的第一表面上形成生长n型半导体层，所述n型半导体层的部分区 域为光线散射结构，所述光线散射结构由具有晶体缺陷的晶体结构形成；
[0015]
在所述n型半导体层上依次生长有源层和p型半导体层；
[0016]
在所述p型半导体层上开设延伸至所述n型半导体层的凹槽；
[0017]
在所述凹槽内的n型半导体层上设置n型电极，在所述p型半导体层上设 置p型电极；
[0018]
在所述衬底的第二表面上铺设分布式布拉格反射镜，所述第二表面为所述 第一表面的相反表面。
[0019]
可选地，所述在衬底的第一表面上形成生长n型半导体层，包括：
[0020]
在所述第一表面上生长n型半导体层；
[0021]
在所述n型半导体层的中心区域形成保护层；
[0022]
向所述n型半导体层的边缘区域注入离子；
[0023]
对所述n型半导体层的边缘区域进行腐蚀，形成光线散射结构；
[0024]
去除所述保护层。
[0025]
可选地，所述制作方法包括：
[0026]
在所述p型半导体层与所述p型电极的边缘区域相对的区域上形成第一子 层；
[0027]
在所述第一子层和所述第一子层周围的p型半导体层上形成第二子层；
[0028]
在所述第二子层和所述第二子层周围的p型半导体层上形成第三子层，所 述第一子层、所述第二子层和所述第三子层组成电流阻挡层；
[0029]
在所述第三子层和所述第三子层周围的p型半导体层上形成透明导电层。
[0030]
本公开实施例提供的技术方案带来的有益效果是：
[0031]
通过具有晶体缺陷的晶体结构在n型半导体层的部分边缘区域形成光线散 射结构，光线散射结构可以将光线散开，一方面改变射向dbr所在侧的光线角 度，将大入射角度变为小入射角度，有利于dbr将光线反射到p型电极所在侧 射出；另一方面改变射向芯片侧面的光线角度，部分光线可以反射到p型电极 所在侧射出，部分光线可以反射到dbr再反射到p型电极所在侧射出，从而增 加p型电极所在侧射出的光线，提升led的正面出光效率。
附图说明
[0032]
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的 一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还 可以根据这些附图获得其他的附图。
[0033]
图1是本公开实施例提供的一种发光二极管芯片的结构示意图；
[0034]
图2是本公开实施例提供的光线散射结构的俯视图；
[0035]
图3是本公开实施例提供的电流阻挡层的结构示意图；
[0036]
图4是本公开实施例提供的通孔的俯视图；
[0037]
图5是本公开实施例提供的发光二极管芯片的俯视图；
[0038]
图6是本公开实施例提供的一种发光二极管芯片的制作方法的流程图。
具体实施方式
[0039]
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实 施方式作进一步地详细描述。
[0040]
led芯片的结构包括正装、倒装和垂直三种。正装结构的led芯片包括衬 底、n型半导体层、有源层、p型半导体层、n型电极、p型电极和dbr。dbr 固定在支架上，衬底、n型半导体层、有源层、p型半导体层依次层叠在dbr 上，p型半导体层上设有延伸至n型半导体层的凹槽，n型电极设置在凹槽内 的n型半导体层上，p型电极设置在p型半导体层上，实际应用中使用从p型 电极所在侧射出的光线。
[0041]
有源层发出的光线会射向四面八方，虽然dbr可以对射向dbr所在侧的 光线进行反射，以使光线从p型电极所在侧射出，但是dbr对不同入射角度光 线的反射率不同(dbr对大入射角度光线的反射率远小于dbr对小入射角度 光线的反射率)，部分射向dbr所在侧的光线并没有被dbr反射到p型电极所 在侧射出。加上射向芯片侧面(芯片位于p型电极所在侧和dbr所在侧之间的 表面)的光线大部分直接射出，因此led的正面出光效率还有提升的空间，以 满足对led发光亮度越来越高的要求。
[0042]
基于上述情况，本公开实施例提供了一种发光二极管芯片。图1为本公开 实施例提供的一种发光二极管芯片的结构示意图。参见图1，该发光二极管芯片 包括衬底10、n型半导体层21、有源层22、p型半导体层23、n型电极31、p 型电极32和分布式布拉格反射镜40。n型半导体层21、有源层22、p型半导 体层23依次层叠在衬底10的第一表面上，p型半导体层23上设有延伸至n型 半导体层21的凹槽20。n型电极31设置在凹槽20内的n型半导体层21上， p型电极32设置在p型半导体层23上。分布式布拉格反射镜40铺设在衬底10 的第二表面上，第二表面为第一表面的相反表面。n型半导体层21的部分区域 为光线散射结构211，光线散射结构211由具有晶体缺陷的晶体结构形成，光线 散射结构211与p型半导体层23的边缘相对。
[0043]
图2为本公开实施例提供的光线散射结构的俯视图。参见图2，在本公开实 施例中，光线散射结构211位于沿p型半导体层23的边缘延伸的环形区域内， 环形区域垂直于延伸方向的长度为定值，如30μm～50μm。
[0044]
晶体结构是晶体中实际质点(原子、离子或分子)的具体排列情况，晶体以 其内部实际质点(原子、离子或分子)在空间作三维周期性的规律排列为其最基 本的结构特征。晶体缺陷是晶体内部结构完整性受到破坏的所在位置。具有晶体 缺陷的晶体结构中，实际质点(原子、离子或分子)的排列不规则，可以对光线 起到散射作用。
[0045]
本公开实施例通过在n型半导体层的部分区域形成光线散射结构，光线散 射结构由具有晶体缺陷的晶体结构形成，可以对光线起到散射作用，改变射向 dbr所在侧的光线
角度，将大入射角度变为小入射角度，有利于dbr将光线反 射到p型电极所在侧射出。而且光线散射结构与p型半导体层的边缘相对，还 可以改变射向芯片侧面的光线角度，使得部分光线反射到p型电极所在侧射出， 部分光线反射到dbr再反射到p型电极所在侧射出，从而增加p型电极所在侧 射出的光线，提升led的正面出光效率。
[0046]
经过对比试验，本公开实施例提供的led芯片的发光亮度提升了1.6％。
[0047]
另外，光线散射结构由具有晶体缺陷的晶体结构形成，属于n型半导体层 的一部分，与外延材料的晶格匹配度较好，不会造成晶体质量的下降。
[0048]
可选地，如图1所示，光线散射结构211内的晶体缺陷沿从衬底10到有源 层22的方向逐渐减小。
[0049]
光线散射结构211内的晶体缺陷沿从衬底10到有源层22的方向逐渐减小， 靠近衬底10的光线散射结构211内的晶体缺陷较大，可以对光线角度进行较大 的调整，将光线充分散开，大入射角度光线能够及时变成小入射角度光线被dbr 反射到p型电极所在侧射出，增加led的正面出光；靠近有源层22的光线散 射结构211内的晶体缺陷较小，对光线角度的调整幅度较小，使得光线恰好以较 小的角度射向dbr进行有效反射，增加led的正面出光。
[0050]
另外，靠近有源层22的光线散射结构211内的晶体缺陷较小，n型半导体 层21靠近有源层22部分的晶体质量较好，可以避免光线散射结构211内的晶 体缺陷影响到有源层22的晶体质量，保证有源层22的晶体质量较好，led的 发光效率较高。
[0051]
示例性地，如图1所示，光线散射结构211包括依次层叠的两个子层，靠近 衬底10的子层内的晶体缺陷大于靠近有源层22的子层内的晶体缺陷。
[0052]
由两个晶体缺陷大小不同的两个子层形成光线散射结构211，一方面可以实 现光线散射结构211内的晶体缺陷沿从衬底10到有源层22的方向逐渐减小， 增加led的正面出光，并且保证有源层22的晶体质量较好；另一方面，对晶体 缺陷大小的改动次数较少，实现方便，成本低廉。
[0053]
可选地，如图1所示，光线散射结构211与有源层22间隔设置。
[0054]
光线散射结构211与有源层22间隔设置，可以有效避免光线散射结构211 内的晶体缺陷影响到有源层22的晶体质量，确保有源层22的晶体质量较好， led的发光效率较高。
[0055]
示例性地，光线散射结构211的厚度为1μm，n型半导体层21的厚度为 3.5μm。
[0056]
光线散射结构211的厚度远小于n型半导体层21的厚度，一方面光线散射 结构211在n型半导体层21中所占比例很小，光线散射结构211内的晶体缺陷 不会影响到n型半导体层21的晶体质量，另一方面光线散射结构211与有源层 22之间可以间隔很远，光线散射结构211内的晶体缺陷也不会延伸到有源层22 的晶体质量，确保光线散射结构211的设置不会影响到芯片的发光效率。
[0057]
可选地，如图1所示，该发光二极管芯片还包括电流阻挡层50和透明导电 层60。图3为本公开实施例提供的电流阻挡层的结构示意图。参见图3，电流 阻挡层50包括第一子层51、第二子层52和第三子层53。第一子层51设置在 p型电极32的边缘区域和p型半导体层23之间，第二子层52设置在第一子层 51和第一子层51周围的p型半导体层23上，第三子层53设置在第二子层52 和第二子层52周围的p型半导体层23上，透明导电层60设置在电流阻挡层50 和电流阻挡层50周围的p型半导体层23上。
[0058]
相关技术中，电流阻挡层50设置在p型半导体层23与p型电极32的边缘 区域相对
的区域和p型电极32周围的区域上，透明导电层60设置在电流阻挡 层50和电流阻挡层50周围的p型半导体层23上。电流阻挡层50可以完全阻 挡p型电极32注入的电流，p型电极32注入的电流无法通过电流阻挡层50上 的透明导电层60注入p型半导体层23，需要先从电流阻挡层50上的透明导电 层60流到p型半导体层23上的透明导电层60，再从p型半导体层23上的透 明导电层60注入p型半导体层23。由于电流阻挡层50上的透明导电层60内 的电流都是积聚到p型半导体层23上的透明导电层60内才注入p型半导体层 23，因此p型半导体层23上的透明导电层60靠近电流阻挡层50的区域内的电 流密度很大，会导致p型半导体层23靠近电流阻挡层50的区域受到电流冲击， led芯片在电流冲击的作用下有可能会失效。
[0059]
本公开实施例通过第一子层51、第二子层52和第三子层53形成电流阻挡 层50，第一子层51设置在p型电极32的边缘区域和p型半导体层23之间， 第二子层52设置在第一子层51和第一子层51周围的p型半导体层23上，第 三子层53设置在第二子层52和第二子层52周围的p型半导体层23上，使得 电流阻挡层50的厚度沿远离p型电极32的方向逐渐减小，电流阻挡层50上的 透明导电层60内能够注入p型半导体层23的电流沿远离p型电极32的方向逐 渐增多，电流阻挡层50上的透明导电层60内的电流可以逐渐注入p型半导体 层23内，有效缓解电流阻挡层50上的透明导电层60内的电流积聚，避免电流 阻挡层50上的透明导电层60内的电流流到p型半导体层23上的透明导电层60 内才能注入p型半导体层23，大幅降低p型半导体层23上的透明导电层60靠 近电流阻挡层50的区域内的电流密度，防止p型半导体层23靠近电流阻挡层 50的边缘区域受到电流冲击，最终提高led芯片的可靠性和延长led芯片的 使用寿命。
[0060]
经过对比试验，本公开实施例提供的led芯片在6000v的esd(electro
-ꢀ
static discharge，静电释放)电流冲击下的良率提高了5.8％。
[0061]
另外，第一子层51、第二子层52和第三子层53形成的电流阻挡层50的厚 度沿远离p型电极32的方向逐渐减小，还可以对光线起到散射作用，有利于光 线从p型电极所在侧射出，提高led芯片的正面出光效率。
[0062]
可选地，如图3所示，第一子层51周围的p型半导体层23上的第二子层 52内具有多个通孔54，每个通孔54延伸至p型半导体层23，第三子层53的部 分区域位于通孔54内的p型半导体层23上。
[0063]
第一子层51周围的p型半导体层23上的第二子层52内具有多个通孔54， 每个通孔54延伸至p型半导体层23，第三子层53的部分区域位于通孔54内 的p型半导体层23上，促使电流阻挡层50上的透明导电层60内的电流直接从 通孔54内的第三子层53注入p型半导体层23，缓解电流阻挡层50上的透明 导电层60内的电流积聚。由于多个通孔54分布在第二子层52的部分区域，因 此从通孔54附近整体区域上的第三子层53注入p型半导体层23的电流小于从 p型半导体层23上的第三子层53注入p型半导体层23的电流，电流阻挡层50 上的透明导电层60内能够注入p型半导体层23的电流还是沿远离p型电极32 的方向逐渐增多，电流阻挡层50上的透明导电层60内的电流可以逐渐注入p 型半导体层23内。
[0064]
示例性地，通孔54的横截面面积为第一子层51周围的p型半导体层23上 的第二子层52的横截面面积的60％，通孔54和第二子层52的横截面垂直于通 孔54的延伸方向。
[0065]
图4为本公开实施例提供的通孔的俯视图。参见图4，可选地，通孔54的 数量沿远离p型电极32的方向逐渐增多。
[0066]
通孔54的数量沿远离p型电极32的方向逐渐增多，从通孔54注入p型半 导体层23的电流也沿远离p型电极32的方向逐渐增多，即电流阻挡层50上的 透明导电层60内能够注入p型半导体层23的电流沿远离p型电极32的方向逐 渐增多，电流阻挡层50上的透明导电层60内的电流可以逐渐注入p型半导体 层23内。
[0067]
示例性地，多个通孔54中心的连线可以为以p型电极32的中心为圆心的 两个同心圆或三个同心圆。
[0068]
可选地，如图4所示，通孔54的横截面为等腰三角形，等腰三角形的顶角 指向p型电极32，通孔54的横截面垂直于通孔54的延伸方向。
[0069]
通孔54的横截面为等腰三角形，等腰三角形的顶角指向p型电极32，通孔 54的宽度沿远离p型电极32的方向逐渐增大，从通孔54注入p型半导体层23 的电流也沿远离p型电极32的方向逐渐增多，即电流阻挡层50上的透明导电 层60内能够注入p型半导体层23的电流沿远离p型电极32的方向逐渐增多， 电流阻挡层50上的透明导电层60内的电流可以逐渐注入p型半导体层23内。
[0070]
示例性地，等腰三角形的腰长大于等腰三角形的底边长，如等腰三角形的腰 长为等腰三角形的底边长的两倍。
[0071]
等腰三角形的腰长大于等腰三角形的底边长，通孔54宽度的变化幅度较小， 从通孔54注入p型半导体层23的电流沿远离p型电极32的方向缓慢增多，即 电流阻挡层50上的透明导电层60内能够注入p型半导体层23的电流沿远离p 型电极32的方向缓慢增多，有利于电流阻挡层50上的透明导电层60内的电流 逐渐注入p型半导体层23内。
[0072]
可选地，如图3所示，第一子层51的厚度a大于第二子层52的厚度b，第 二子层52的厚度b大于第三子层53的厚度c。
[0073]
第一子层51的厚度最大，可以有效防止电流通过第一子层51注入p型半 导体层23，引导p型电极32纵向注入的电流进行横向扩展；第三子层53的厚 度最小，有利于电流通过p型半导体层23上的第三子层53注入p型半导体层 23，有效避免电流阻挡层50上的透明导电层60内的电流流到p型半导体层23 上的透明导电层60内才能注入p型半导体层23，大幅降低p型半导体层23上 的透明导电层60靠近电流阻挡层50的区域内的电流密度，防止p型半导体层 23靠近电流阻挡层50的区域受到电流冲击。
[0074]
示例性地，第一子层51的厚度为1500埃～2500埃，第二子层52的厚度为 200埃～400埃，第三子层53的厚度为7埃～13埃。
[0075]
第一子层51的厚度远大于第二子层52的厚度，可以有效防止电流通过第 一子层51注入p型半导体层23，引导p型电极32纵向注入的电流进行横向扩 展。第三子层53的厚度远小于第二子层52的厚度，可以有效避免电流阻挡层 50上的透明导电层60内的电流流到p型半导体层23上的透明导电层60内才 能注入p型半导体层23，大幅降低p型半导体层23上的透明导电层60靠近电 流阻挡层50的区域内的电流密度，防止p型半导体层23靠近电流阻挡层50的 区域受到电流冲击。
[0076]
可选地，如图4所示，第一子层51在远离p型电极32的方向上的长度d、 p型半导体层23上的第二子层52在远离p型电极32的方向上的长度e、p型 半导体层23上的第三子层53在远离p型电极32的方向上的长度f相等。
[0077]
第一子层51在远离p型电极32的方向上的长度d、p型半导体层23上的 第二子层52
在远离p型电极32的方向上的长度e、p型半导体层23上的第三 子层53在远离p型电极32的方向上的长度f相等，从通孔54注入p型半导体 层23的电流沿远离p型电极32的方向均匀增多，即电流阻挡层50上的透明导 电层60内能够注入p型半导体层23的电流沿远离p型电极32的方向均匀增 多，有利于电流阻挡层50上的透明导电层60内的电流逐渐注入p型半导体层 23内。
[0078]
示例性地，电流阻挡层50的材料采用氧化硅。透明导电层60的材料采用ito(indium tin oxide，氧化铟锡)或者氧化锌，透明导电层60的厚度为500 埃。
[0079]
示例性地，衬底10的材料采用蓝宝石、碳化硅、氧化铝、氧化锌、氮化硅、 玻璃中的一种。n型半导体层21的材料采用n型掺杂的氮化镓，p型半导体层 23的材料采用p型掺杂的氮化镓。有源层22包括交替层叠的量子阱和量子垒， 量子阱的材料为氮化铟镓，量子垒的材料为氮化镓。
[0080]
可选地，如图1所示，该发光二极管芯片还包括缓冲层24，缓冲层24层叠 在衬底10和n型半导体层21之间。
[0081]
示例性地，缓冲层24的材料为氮化铝或者氮化镓。
[0082]
示例性地，n型电极31和p型电极32的材料均采用cr/al/cr/ti/al，即n 型电极和p型电极均包括依次层叠的cr层、al层、cr层、ti层、al层。其中， n型电极31和p型电极32中位于底部的cr层的厚度为50埃。
[0083]
图5为本公开实施例提供的发光二极管芯片的俯视图。参见图5，n型电极 31由焊点组成，p型电极32由焊点321和电极线322组成，电极线322的一端 与焊点321连接，电极线322的另一端向n型电极31延伸。
[0084]
可选地，如图1所示，该发光二极管芯片还包括钝化保护层70，钝化保护 层70铺设在n型半导体层21、n型电极31的侧面、透明导电层60、以及p型 电极32的侧面上。
[0085]
示例性地，钝化保护层70的材料采用氧化硅，钝化保护层70的厚度为2000 埃。
[0086]
本公开实施例提供了一种发光二极管芯片的制作方法，适用于制作图1所 示的发光二极管芯片。图6为本公开实施例提供的一种发光二极管芯片的制作 方法的流程图。参见图6，该制作方法包括：
[0087]
步骤201：在衬底的第一表面上形成生长n型半导体层。
[0088]
在本公开实施例中，n型半导体层的部分区域为光线散射结构，光线散射结 构由具有晶体缺陷的晶体结构形成。
[0089]
可选地，该步骤201包括：
[0090]
在第一表面上生长n型半导体层；
[0091]
在n型半导体层的第一区域形成保护层；
[0092]
向n型半导体层的第二区域注入离子，n型半导体层的第二区域为n型半 导体层除n型半导体层的第一区域之外的区域；
[0093]
对n型半导体层的第二区域进行腐蚀，形成光线散射结构；
[0094]
去除保护层。
[0095]
先向n型半导体层的第二区域注入离子，可以打断晶体中实际质点(原子、 离子或分子)之间的连接，破坏晶体结构。再对n型半导体层的第二区域进行 腐蚀，可以在晶体结构内形成晶体缺陷，实现光线散射结构。
[0096]
而通过在n型半导体层的第一区域形成保护层，可以在n型半导体层的第 二区域形成光线散射结构的过程中，利用保护层保持n型半导体层的第一区域 不变。
[0097]
在实际应用中，一方面可以通过注入离子的不同，实现光线散射结构内晶体 缺陷大小的不同；另一方面，可以通过在形成有光线散射结构的n型半导体层 上再次生长n型半导体层，即再次生长的n型半导体层同时覆盖在光线散射结 构和与光线散射结构同时生长的n型半导体层上，实现光线散射结构与有源层 间隔设置。
[0098]
示例性地，若光线散射结构包括依次层叠的两个子层，靠近衬底的子层内的 晶体缺陷大于靠近有源层的子层内的晶体缺陷，并且光线散射结构与有源层间 隔设置，则该步骤201包括：
[0099]
在第一表面上生长第一n型半导体层；
[0100]
在第一n型半导体层的第一区域形成第一保护层；
[0101]
向第一n型半导体层的第二区域注入第一离子，第一n型半导体层的第二 区域为第一n型半导体层除第一n型半导体层的第一区域之外的区域；
[0102]
对第一n型半导体层的第二区域进行腐蚀，形成第一光线散射结构；
[0103]
去除第一保护层；
[0104]
在第一n型半导体层上生长第二n型半导体层；
[0105]
在第二n型半导体层的第一区域形成第二保护层，第二n型半导体层的第 一区域与第一n型半导体层的第一区域相对；
[0106]
向第二n型半导体层的第二区域注入第二离子，第二n型半导体层的第二 区域为第一n型半导体层除第一n型半导体层的第一区域之外的区域，第二离 子的能量小于第一离子的能量；
[0107]
对第二n型半导体层的第二区域进行腐蚀，形成第二光线散射结构；
[0108]
去除第二保护层；
[0109]
在第二n型半导体层上生长第三n型半导体层。
[0110]
在上述实现方式中，第一n型半导体层、第二n型半导体层和第三n型半 导体层组成n型半导体层，第一光线散射结构和第二光线散射结构组成光线散 射结构。通过第一散射结构形成时注入的离子能量大于第二散射结构形成时注 入的离子能量，使得第一散射结构内的晶体缺陷大于第二散射结构内的晶体缺 陷。通过在第一散射结构和第二散射结构形成之后再次生长第三n型半导体层， 利用第三n型半导体层将光线散射结构与有源层间隔开。
[0111]
示例性地，第一离子为ar离子，第二离子为b离子；第一n型半导体层的 厚度为0.5μm，第二n型半导体层的厚度为0.5μm，第三n型半导体层的厚 度为2.5μm。
[0112]
在本公开实施例中，n型半导体层的第二区域与设有凹槽的p型半导体层 的边缘相对。在实际应用中，多个芯片的n型半导体层同时生长在一个衬底上， 此时可以在衬底上制作标记，划分出每个芯片的区域，在每个芯片的划分区域内 的n型半导体层的第二区域形成光线散射结构。
[0113]
可选地，在步骤201之前，该制作方法还包括：
[0114]
对衬底进行清洗；
[0115]
在衬底上制作标记。
[0116]
可选地，在步骤201之前，该制作方法还包括：
[0117]
在衬底上生长缓冲层。
[0118]
相应地，n型半导体层形成在缓冲层上。
[0119]
步骤202：在n型半导体层上依次生长有源层和p型半导体层。
[0120]
可选地，该步骤202包括：
[0121]
采用金属有机化合物化学气相沉淀(英文：metal-organic chemical vapordeposition，简称：mocvd)技术在n型半导体层上依次生长有源层和p型半 导体层。
[0122]
步骤203：在p型半导体层上开设延伸至n型半导体层的凹槽。
[0123]
在本公开实施例中，p型半导体层形成凹槽之后的边缘与光线散射结构相 对。
[0124]
可选地，该步骤203包括：
[0125]
采用光刻技术在p型半导体层上形成设定图形的光刻胶；
[0126]
干法刻蚀没有光刻胶覆盖的p型半导体层和有源层，形成凹槽；
[0127]
去除光刻胶。
[0128]
示例性地，可以利用感应耦合等离子体刻蚀(英文：inductively coupledplasma etch，简称：icp)设备形成凹槽，等离子体密度高，刻蚀速度快，光刻 胶损失少，有利于提高芯片良率。
[0129]
步骤204：在凹槽内的n型半导体层上设置n型电极，在p型半导体层上 设置p型电极。
[0130]
可选地，该步骤204包括：
[0131]
采用光刻技术在凹槽内和p型半导体层上形成设定图形的光刻胶；
[0132]
采用蒸镀技术在光刻胶、以及没有光刻胶覆盖的p型半导体层和n型半导 体层上铺设电极材料；
[0133]
去除光刻胶和光刻胶上的电极材料，p型半导体层上留下的电极材料形成p 型电极，n型半导体层上留下的电极材料形成n型电极。
[0134]
示例性地，蒸镀时反应室的真空度在5*10-6
torr以上。
[0135]
可选地，在步骤204之前，该制作方法还包括：
[0136]
在p型半导体层与p型电极的边缘区域相对的区域上形成第一子层；
[0137]
在第一子层和第一子层周围的p型半导体层上形成第二子层；
[0138]
在第二子层和第二子层周围的p型半导体层上形成第三子层，第一子层、 第二子层和第三子层组成电流阻挡层；
[0139]
在第三子层和第三子层周围的p型半导体层上形成透明导电层。
[0140]
示例性地，在第一子层和第一子层周围的p型半导体层上形成第二子层之 后，该制作方法还包括：
[0141]
采用光刻技术在第二子层上形成图形化光刻胶；
[0142]
湿法腐蚀没有光刻胶覆盖的第二子层，在第一子层周围的p型半导体层上 的第二子层内形成多个通孔，每个通孔从第三子层延伸至p型半导体层；
[0143]
去除图形化光刻胶。
[0144]
示例性地，在第三子层和第三子层周围的p型半导体层上形成透明导电层， 包括：
[0145]
在电流阻挡层和p型半导体层上沉积透明导电材料；
[0146]
采用光刻技术在透明导电材料上形成设定图形的光刻胶；
[0147]
湿法腐蚀没有光刻胶覆盖的透明导电材料，留下的透明导电材料形成透明 导电层；
[0148]
去除光刻胶。
[0149]
示例性地，可以采用磁控溅射(英文：magnetron sputtering)技术沉积透明 导电材料，这样形成的透明导电层的致密性较好，电流扩展较好，芯片的工作电 压较低。进一步地，磁控溅射透明导电材料时，不通入氧气，温度为室温(25℃ 左右)，并在磁控溅射透明导电材料之后，进行快速退火，退火环境为干燥的空 气环境。
[0150]
可选地，在步骤204之后，该制作方法还包括：
[0151]
在n型半导体层、n型电极的侧面、透明导电层、p型电极的侧面形成钝化 保护层。
[0152]
步骤205：在衬底的第二表面上铺设分布式布拉格反射镜。
[0153]
在本公开实施例中，第二表面为第一表面的相反表面。
[0154]
可选地，在步骤205之前，该制作方法还包括：
[0155]
减薄衬底。
[0156]
示例性地，衬底减薄后的厚度为120μm。
[0157]
可选地，在步骤205之后，该制作方法还包括：
[0158]
对衬底进行隐形切割；
[0159]
对衬底进行裂片，得到至少两个相互独立的芯片；
[0160]
对芯片进行测试。
[0161]
通过隐形切割和裂片，可以较好的减少亮度的损失。
[0162]
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精 神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护 范围之内。