1.一种消除体内曲率效应的等势降场器件，其特征在于包括元胞区与终端区：
元胞区包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)，第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(24)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)；
其中，第二导电类型漂移区(21)位于第一导电类型半导体衬底(11)上方，第一导电类型阱区(12)位于第二导电类型漂移区(21)的左侧，第二导电类型阱区(22)位于第二导电类型漂移区(21)的右侧，第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)位于第一导电类型阱区(12)中，源极金属(52)位于第一导电类型源端重掺杂区(13)和第二导电类型源端重掺杂区(23)的上表面；第二导电类型漏端重掺杂区(24)位于第一导电类型阱区(22)中，漏极金属(53)位于第二导电类型漏端重掺杂区(24)的上表面；第二介质氧化层(32)位于第一导电类型阱区(12)上方，并且左端与第二导电类型源端重掺杂区(23)相接触，右端与第二导电类型漂移区(21)相接触；第三介质氧化层(33)位于第二介质氧化层(32)与第二导电类型漏端重掺杂区(24)之间的第二导电类型漂移区(21)的上表面；控制栅多晶硅电极(42)覆盖在第二介质氧化层(32)的上表面并部分延伸至第三介质氧化层(33)的上表面；
第一介质氧化层(31)和多晶硅电极(41)构成纵向浮空场板，且第一介质氧化层(31)包围多晶硅电极(41)，所述纵向浮空场板分布在整个第二导电类型漂移区(21)中，形成纵向浮空场板阵列；并且以相同工艺同时在漏端形成漏端纵向场板，漏端纵向场板贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，所述漏端纵向场板的多晶硅电极(41)与漏端金属(53)相连；分布在整个第二导电类型漂移区(21)中的距离源极和漏极等距离的纵向浮空场板通过通孔与金属条(51)连接，形成体内等势环；
终端区为与元胞区相连的闭合环状结构，包括：第一导电类型半导体衬底(11)、第一导电类型阱区(12)、第一导电类型源端重掺杂区(13)、第二导电类型漂移区(21)、第二导电类型阱区(22)、第二导电类型源端重掺杂区(23)，第二导电类型漏端重掺杂区(23)，第一介质氧化层(31)、第二介质氧化层(32)、第三介质氧化层(33)，多晶硅电极(41)、控制栅多晶硅电极(42)，金属条(51)，源端金属(52)，漏端金属(53)，其排布顺序与元胞区一致；第一介质氧化层(31)和多晶硅电极(41)构成环状纵向浮空场板，分布在整个第二导电类型漂移区(21)中；多个漏端纵向场板平行贯穿第二导电类型漏端重掺杂区(24)、第二导电类型阱区(22)，形成半圆状分布阵列。
2.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：纵向浮空场板与漏端纵向场板以相同工艺同时形成，且场板深度都小于第二导电类型漂移区(21)深度。
3.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：分布在整个第二导电类型漂移区(21)中的相邻纵向浮空场板的纵向间距和横向间距相等；并且/或者纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。
4.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：
所述纵向浮空场板中最靠近第二导电类型阱区(22)的一列，通过金属条(51)与漏极电极(53)相连；并且/或者所述纵向浮空场板中最靠近第一导电类型阱区(12)的一列，通过金属条(51)与源极电极(52)相连。
5.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：
所述漂移区浮空场板与漏端纵向场板插入衬底，纵向浮空场板同时对第一导电类型半导体衬底(11)和第二导电类型漂移区(21)进行耗尽，漏端纵向场板优化靠近漏端的体内电场。
6.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：
所述漏端纵向场板的形貌为正方形，并且间距设置；或者所述漏端纵向场板的形貌为垂直元胞区方向平行排布的矩形槽，并且保持一定间距，形成半圆状分布。
7.根据权利要求1所述的一种消除体内曲率效应的等势降场器件，其特征在于：
包括通过高压互连线连接的ldmos区和高压控制电路区，高压互连线的一端穿过漏端纵向场板与ldmos漏极相连，其另一端与高压控制电路区相连，互连线金属仅跨过了漏端纵向场板，不对其下方器件的电场分布产生影响。
8.权利要求1至7任意一项所述的一种消除体内曲率效应的等势降场器件的制造方法，其特征在于包括如下步骤：
步骤1：选择第一类导电类型半导体衬底(11)；
步骤2：进行离子注入第二导电类型杂质，并热过程推进形成第二导电类型漂移区(21)；
步骤3：通过光刻以及刻蚀形成深槽；
步骤4：在深槽内形成第一介质氧化层(31)；
步骤5：淀积多晶并刻蚀至硅平面，形成多晶硅电极(41)；
步骤6：离子注入第一导电类型杂质并推结，形成第一导电类型阱区(12)，再离子注入第二导电类型杂质并推结，形成第二导电类型阱区(22)；
步骤7：形成第二介质氧化层(32)，再形成第三介质氧化层(33)；
步骤8：淀积多晶硅并刻蚀，形成控制栅多晶硅电极(42)；
步骤9：离子注入形成第一导电类型源端重掺杂区(13)，第二导电类型源端重掺杂区(23)与第二导电类型漏端重掺杂区(24)；
步骤10：刻蚀第三介质氧化层(33)形成接触孔,接着淀积并刻蚀金属条(51)，源极金属(52)，漏极金属(53)。
9.根据权利要求8所述的一种制造方法，其特征在于：步骤2中通过注入并推结形成的第二导电类型漂移区(21)通过外延的方法得到；并且/或者步骤6中通过注入并推结而得到的第一导电类型阱区(12)与第二导电类型阱区(22)，通过多次不同能量的注入并激活来形成。
10.根据权利要求8所述的一种制造方法，其特征在于：所述的所有介质氧化层通过热生长形成，或通过淀积并刻蚀形成。