显示基板和显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种显示基板和显示装置。


背景技术：

2.oled(有机发光二极管)由于其轻薄、自发光、响应速度快，在显示领域具有广泛的应用。目前，oled显示产品一般分辨率较低，如果将较低分辨率的产品应用在vr(virtual reality，虚拟现实)等近眼显示，由于近眼显示产品特殊的光路结构，在使用过程中容易产生纱窗效应，影响用户体验。为了改善纱窗效应，行之有效的方法是提高显示屏的分辨率。一般来讲，为了消除近眼显示产品的纱窗效应，应提升显示产品的分辨率应。
3.由于oled像素电路较为复杂，需要占用较大的layout(布局)空间。现有的玻璃基oled显示产品很难实现高ppi(pixels per inch，每英寸所拥有的像素数目)显示。因此，针对该问题需要寻找相应的技术解决方案。


技术实现要素：

4.本发明的主要目的在于提供一种显示基板和显示装置，解决现有的显示基板占用的布局空间大，不利于实现高ppi(pixels per inch，每英寸所拥有的像素数目)显示和提高显示分辨率的问题。
5.为了达到上述目的，本发明实施例提供了一种显示基板，包括多个子像素，所述子像素包括多个晶体管；所述显示基板还包括包括基底，以及，依次设置于所述基底上的n个阵列层；n为大于1的整数；
6.所述子像素包括的晶体管被划分为n组，第n组晶体管由第n阵列层形成；n为小于或等于n的正整数。
7.可选的，第n阵列层包括依次设置于所述基底上的第n半导体层、第n栅金属层，以及，设置于所述第n半导体层与所述第n栅金属层之间的栅绝缘层；
8.所述第n组晶体管的栅极由所述第n栅金属层形成，所述第n组晶体管的有源层图形由所述第n半导体层形成。
9.可选的，所述第n阵列层还包括第n源漏金属层，以及，设置于所述第n栅金属层与第n源漏金属层之间的第n层间介质层。
10.可选的，本发明至少一实施例所述的显示基板还包括设置于相邻的两阵列层之间的隔离层；
11.所述隔离层包括绝缘层。
12.可选的，所述隔离层还包括电场屏蔽层；
13.所述电场屏蔽层接入恒定电位，用于避免相邻的阵列层之间的信号干扰。
14.可选的，所述子像素还包括发光元件，所述显示基板还包括阳极层；所述n个阵列层设置于所述基底与所述阳极层之间；
15.所述发光元件的阳极由所述阳极层形成。
16.可选的，本发明至少一实施例所述的显示基板还包括转接导电图形；不同的阵列层中的连接膜层之间通过过孔和所述转接导电图形耦接；所述阵列层中的连接膜层包括所述阵列层中的金属层和半导体层中的至少一个；
17.所述显示基板还包括阳极层，所述阳极层与至少一所述阵列层中的半导体层之间通过过孔和所述转接导电图形耦接。
18.可选的，所述转接导电图形由所述阵列层中的至少一金属层形成；或者，
19.所述显示基板还包括转接导电层，所述转接导电图形由所述转接导电层形成。
20.可选的，所述n个阵列层中的一部分阵列层中的半导体层由多晶硅制成，所述n个阵列层中的另一部分阵列层中的半导体层由氧化物制成；或者，所述n个阵列层中的半导体层都由多晶硅制成。
21.可选的，所述子像素包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、复位控制线、初始电压线、数据线、栅线和发光控制线；
22.所述第一晶体管的栅极与所述复位控制线耦接，所述第一晶体管的第一电极与所述初始电压线耦接，所述第一晶体管的第二电极与第一节点耦接；
23.所述第二晶体管的栅极与所述栅线耦接，所述第二晶体管的第一电极与所述第一节点耦接，所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
24.所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一电极与所述第四晶体管的第二电极耦接；
25.所述第四晶体管的栅极与所述栅线耦接，所述第四晶体管的第一电极与数据线耦接；
26.所述第五晶体管的栅极与所述发光控制线耦接，所述第五晶体管的第一电极与电源电压线耦接，所述第五晶体管的第二电极与所述第四晶体管的第二电极耦接；
27.所述第六晶体管的栅极与所述发光控制线耦接，所述第六晶体管的第一电极与所述第二晶体管的第二电极耦接，所述第六晶体管的第二电极与所述发光元件的阳极耦接；
28.所述显示基板包括依次设置于所述基底上的第一阵列层、第二阵列层和第三阵列层；
29.所述第三晶体管、所述第五晶体管和所述第六晶体管由所述第一阵列层形成；
30.所述第四晶体管由所述第二阵列层形成；
31.所述第一晶体管和所述第二晶体管由所述第三阵列层形成。
32.可选的，所述子像素还包括存储电容；所述第三晶体管的栅极与所述存储电容的第一极板耦接，所述电源电压线与所述存储电容的第二极板耦接。
33.可选的，所述第一晶体管、所述第二晶体管和所述第四晶体管都为双栅晶体管；
34.所述第一晶体管包括的第一栅极和所述第一晶体管包括的第二栅极之间耦接，所述第二晶体管包括的第一栅极和所述第二晶体管包括的第二栅极之间耦接，所述第四晶体管包括的第一栅极和所述第四晶体管包括的第二栅极之间耦接；
35.所述第一栅极为顶栅，所述第二栅极为底栅。
36.可选的，所述第一阵列层包括的半导体层由多晶硅制成，所述第二阵列层包括的半导体层和所述第三阵列层包括的半导体层都由氧化物制成；或者，
37.所述所述第一阵列层包括的半导体层、所述第二阵列层包括的半导体层和所述第
三阵列层包括的半导体层都由多晶硅制成。
38.可选的，所述第一阵列层包括依次设置于所述基底上的第一半导体层、第一个第一栅绝缘层、第一个第一栅金属层、第二个第一栅绝缘层和第二个第二栅金属层；
39.所述显示基板还包括设置于所述第一阵列层与所述第二阵列层之间的第一隔离层；
40.所述第二阵列层包括依次设置于所述第一隔离层远离所述基底的一侧的第二半导体层、第二栅绝缘层、第二栅金属层、第二层间介质层和第二源漏金属层；
41.所述显示基板还包括设置于所述第二阵列层与所述第三阵列层之间的第二隔离层；
42.所述第三阵列层包括依次设置于所述第二隔离层远离所述第二阵列层的一侧的第三半导体层、第三栅绝缘层、第三栅金属层、第三层间介质层和第三源漏金属层；
43.所述显示基板还包括设置于所述第三阵列层远离所述基底的一侧的阳极层，以及，设置于所述阳极层与所述第三阵列层之间的第一平坦层；所述子像素包括的发光元件的阳极形成于所述阳极层。
44.可选的，所述第三晶体管的有源层图形、所述第五晶体管的有源层图形和所述第六晶体管的有源层图形由所述第一半导体层形成，所述第三晶体管的栅极、所述第五晶体管的栅极和所述第六晶体管的栅极由所述第一个第一栅金属层形成，所述电源电压线由所述第二个第一栅金属层形成；
45.所述第四晶体管的有源层图形由所述第二半导体层形成，所述第四晶体管的栅极由所述第二栅金属层形成，所述数据线形成于所述第二源漏金属层；
46.所述第一晶体管的栅极和所述第二晶体管的栅极由所述第三栅金属层形成；
47.所述第一晶体管的有源层图形和所述第二晶体管的有源层图形由所述第三半导体层形成；所述第一晶体管的有源层图形包括第一个第一导电部分、第一沟道部分和第二个第一导电部分，所述第二晶体管的有源层图形包括第一个第二导电部分、第二沟道部分和第二个第二导电部分；
48.所述显示基板还包括导电连接部，所述导电连接部形成于第三源漏金属层；所述导电连接部通过过孔与第二个第一导电部分耦接，所述导电连接部通过过孔与第一个第二导电部分耦接。
49.可选的，所述第三晶体管的有源层图形包括第三沟道部分、第一个第三导电部分和第二个第三导电部分，所述第一个第三导电部分复用为所述第三晶体管的第一电极，所述第二个第三导电部分复用为所述第三晶体管的第二电极；
50.所述第五晶体管的有源层图形包括第五沟道部分、第一个第五导电部分和第二个第五导电部分，所述第一个第五导电部分复用为所述第五晶体管的第一电极，所述第二个第五导电部分复用为所述第五晶体管的第二电极；
51.所述第六晶体管的有源层图形包括第六沟道部分、第一个第六导电部分和第二个第六导电部分，所述第一个第六导电部分复用为所述第六晶体管的第一电极，所述第二个第六导电部分复用为所述第六晶体管的第二电极；
52.所述第四晶体管的有源层图形包括第四沟道部分、第一个第四导电部分和第二个第四导电部分；所述第一个第四导电部分复用为所述第四晶体管的第一电极，所述第二个
第四导电部分复用为所述第四晶体管的第二电极；
53.所述第三晶体管的栅极通过过孔与所述第一晶体管的第二电极耦接，所述第三晶体管的第一电极通过过孔与所述第四晶体管的第二电极耦接，所述第三晶体管的第一电极复用为所述第五晶体管的第二电极；
54.所述第三晶体管的第二电极通过过孔与所述第二晶体管的第二电极耦接，所述第三晶体管的第二电极复用为所述第六晶体管的第一电极；
55.所述第六晶体管的第二电极通过过孔与所述发光元件的阳极耦接；
56.所述第一节点的寄生电容的其中一极板由所述第三晶体管的栅极、所述第二个第一导电部分、所述导电连接部和所述第一个第二导电部分耦接而组成。
57.可选的，所述显示基板还包括设置于所述第三栅金属层与所述第三层间介质层之间的第一绝缘层和第一金属层；所述第一金属层设置于所述第一绝缘层与所述第三层间介质层之间；
58.所述初始电压线由所述第一金属层形成，所述初始电压线通过过孔与所述第一晶体管的第一电极耦接。
59.可选的，所述第二栅金属层包括第一转接导电图形、第二转接导电图形和第三转接导电图形；所述第二个第一栅金属层包括第四转接导电图形；
60.所述第二晶体管的第二电极通过过孔与所述第一转接导电图形耦接，所述第一转接导电图形通过过孔与所述第三晶体管的第二电极耦接，以使得所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
61.所述第四晶体管的第二电极通过过孔与所述第二转接导电图形耦接，所述第二转接导电图形通过过孔与所述第三晶体管的第一电极耦接，以使得所述第四晶体管的第二电极与所述第三晶体管的第一电极耦接；
62.所述发光元件的阳极通过过孔与所述第三转接导电图形耦接，所述第三转接导电图形通过过孔与所述第六晶体管的第二电极耦接，以使得所述发光元件的阳极与所述第六晶体管的第二电极耦接；
63.所述第四晶体管的第二电极通过过孔与所述第四转接导电图形耦接，所述第四转接导电图形通过过孔与所述第五晶体管的第二电极耦接，以使得所述第四晶体管的第二电极与所述第五晶体管的第二电极耦接。
64.本发明实施例还提供一种显示装置，包括上述的显示基板。
65.本发明实施例所述的显示基板和显示装置通过至少两个阵列层来形成所述子像素包括的晶体管，所述至少两个阵列层层叠设置，各阵列层之间通过导电连接部耦接，以组成具有特定功能的子像素中的驱动部分。本发明实施例所述的显示基板占用的layout(布局)空间较小，有利于实现高ppi(pixels per inch，每英寸所拥有的像素数目)显示，提高显示分辨率，改善显示效果，消除纱窗效应。
附图说明
66.图1是本发明至少一实施例所述的显示基板的分层示意图；
67.图2是本发明至少一实施例所述的显示基板的截面图；
68.图3是本发明至少一实施例所述的显示基板的截面图；
69.图4是本发明至少一实施例所述的显示基板的截面图；
70.图5a是测试晶体管、电场屏蔽层和预定金属层之间的位置关系示意图；
71.图5b是图5a中电场屏蔽层处于不同状态时，测试晶体管的性能的仿真图；
72.图6a是子像素的至少一实施例的电路图；
73.图6b是双栅晶体管的电路示意图
74.图7是图6a所示的子像素的至少一实施例的工作时序图；
75.图8是子像素的至少一实施例的电路图；
76.图9是本发明如图6a所示的子像素的至少一实施例的一种布局示意图；
77.图10是图9中的第一半导体层的布局示意图；
78.图11是图9中的第一个第一栅金属层的布局示意图；
79.图12是图9中的第二个第一栅金属层的布局示意图；
80.图13是图9中的第二半导体层的布局示意图；
81.图14是图9中的第二栅金属层的布局示意图；
82.图15是图9中的第二源漏金属层的布局示意图；
83.图16是图9中的第三半导体层的布局示意图；
84.图17是图9中的第三栅金属层的布局示意图；
85.图18是图9中的第一金属层的布局示意图；
86.图19是图9中的第三源漏金属层的示意图；
87.图20是图10和图11的叠加示意图；
88.图21是图20和图12的叠加示意图；
89.图22是图21和图13的叠加示意图；
90.图23是图22与图14的叠加示意图；
91.图24是图23与图15的叠加示意图；
92.图25是图24与图16的叠加示意图；
93.图26是图25与图17的叠加示意图；
94.图27是图26与图18的叠加示意图；
95.图28是图27与图19的叠加示意图；
96.图29是在图28的基础上添加第九过孔h9的示意图；
97.图30是第一节点的寄生电容使用三明治结构的示意图；
98.图31是本发明至少一实施例所述的显示基板的截面图。
具体实施方式
99.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
100.本发明所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除栅极之外的两极，将其中一极称为第一电极，另一极称为第二电极。
101.在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一电极可以为漏极，所述第二电极可以为源极；或者，所述第一电极可以为源极，所述第二电极可以为漏极。
102.本发明实施例所述的显示基板包括多个子像素，所述子像素包括多个晶体管；所述显示基板还包括包括基底，以及，依次设置于所述基底上的n个阵列层；n为大于1的整数；
103.所述子像素包括的晶体管被划分为n组，第n组晶体管由第n阵列层形成；n为小于或等于n的正整数。
104.本发明实施例所述的显示基板通过至少两个阵列层来形成所述子像素包括的晶体管，所述至少两个阵列层层叠设置，各阵列层之间通过导电连接部耦接，以组成具有特定功能的子像素中的驱动部分。本发明实施例所述的显示基板占用的layout(布局)空间较小，有利于实现高ppi(pixels per inch，每英寸所拥有的像素数目)显示，提高显示分辨率，改善显示效果，消除纱窗效应。
105.在本发明至少一实施例中，所述基底可以为玻璃基底，或者，所述基底可以包括层叠设置的玻璃基底和pi(聚酰亚胺)膜，但不以此为限。
106.如图1所示，当n等于3时，本发明至少一实施例所述的显示基板包括第一阵列层11、第二阵列层12、第三阵列层13和发光功能层10；
107.所述发光功能层10可以包括层叠设置的阳极层、发光材料层和阴极层，但不以此为限。
108.在具体实施时，所述子像素还可以包括发光元件，所述显示基板还包括阳极层；所述n个阵列层设置于所述基底与所述阳极层之间；
109.所述发光元件的阳极由所述阳极层形成。
110.在本发明至少一实施例中，所述n个阵列层中的一部分阵列层中的半导体层由多晶硅制成，所述n个阵列层中的另一部分阵列层中的半导体层由氧化物制成；或者，所述n个阵列层中的半导体层都由多晶硅制成。
111.可选的，第n阵列层可以包括依次设置于所述基底上的第n半导体层、第n栅金属层，以及，设置于所述第n半导体层与所述第n栅金属层之间的栅绝缘层；
112.所述第n组晶体管的栅极由所述第n栅金属层形成，所述第n组晶体管的有源层图形由所述第n半导体层形成。
113.可选的，所述第n阵列层还包括第n源漏金属层，以及，设置于所述第n栅金属层与第n源漏金属层之间的第n层间介质层。
114.在本发明至少一实施例中，所述第n阵列层可以包括第n源漏金属层，对所述第n源漏金属层进行构图工艺，以形成信号线或导电连接部。
115.在具体实施时，第n组晶体管的有源层图形可以包括第一导电部分、沟道部分和第二导电部分，所述沟道部分设置于所述第一导电部分和所述第二导电部分之间，所述第n组晶体管中的第一导电部分复用为所述第n组晶体管的第一电极，所述第n组晶体管中的第二导电部分复用为所述第n组晶体管的第二电极。
116.本发明实施例所述的显示基板还可以包括设置于相邻的两阵列层之间的隔离层；
117.所述隔离层包括绝缘层。
118.在优选情况下，所述隔离层还可以包括电场屏蔽层；
119.所述电场屏蔽层接入恒定电位，用于避免相邻的阵列层之间的信号干扰。
120.在本发明至少一实施例中，所述隔离层还可以包括电场屏蔽层，屏蔽相邻的阵列层之间的信号干扰，进而可以实现更小的布局空间，达到提升产品分辨率的目的。
121.可选的，所述电场屏蔽层可以由金属制成，但不以此为限。
122.如图2所示，本发明至少一实施例所述的显示基板包括基底20、第一阵列层、第二阵列层、第三阵列层、第一隔离层61、第二隔离层62、第一平坦层71、阳极层80和像素界定层81；在所述基底20与所述第一阵列层之间设置有缓冲层201；
123.所述第一阵列层包括依次设置于所述缓冲层201远离所述基底20的一侧的第一半导体层31、第一个第一栅绝缘层32、第一个第一栅金属层33、第二个第一栅绝缘层34和第二个第一栅金属层35；
124.所述第一隔离层61设置于所述第一阵列层与所述第二阵列层之间；
125.所述第二阵列层包括依次设置于所述第一隔离层61远离所述基底20的一侧的第二半导体层41、第二栅绝缘层42、第二栅金属层43、第二层间介质层44和第二源漏金属层45；
126.所述第二隔离层62设置于所述第二阵列层与所述第三阵列层之间；
127.所述第三阵列层包括依次设置于所述第二隔离层62远离所述基底20的一侧的第三半导体层51、第三栅绝缘层52、第三栅金属层53、第三层间介质层54和第三源漏金属层55；
128.所述第一平坦层71、所述阳极层80和所述像素界定层81设置于所述第三源漏金属层55远离所述基底20的一侧，所述第一平坦层71设置于所述第三源漏金属层55与所述阳极层80之间，所述阳极层80设置于所述第一平坦层71和所述像素界定层81之间。
129.在图2所示的至少一实施例中，所述第一隔离层61和所述第二隔离层62可以为绝缘层，所述第一隔离层61和所述第二隔离层62可以由树脂制成，或者，所述第一隔离层61和所述第二隔离层62可以为无机层，但不以此为限；
130.所述第一平坦层71可以为有机层或无机层；例如，所述第一平坦层71可以为pi(聚酰亚胺)层，或者，所述第一平坦层71可以是氮化硅，氧化硅，氮氧化硅中的一层或者多层叠层；
131.所述第一栅绝缘层32、所述第二栅绝缘层42和所述第三栅绝缘层42可以为无机层；
132.所述第二层间介质层44和所述第三层间介质层54可以为为无机层；
133.所述无机层可以氮化硅，氧化硅，氮氧化硅中的一层或者多层叠层，但不以此为限。
134.在图2所示的至少一实施例中，所述第一半导体层31可以由多晶硅制成，所述第二半导体层41和所述第三半导体层51可以由氧化物制成，例如，所述氧化物可以为igzo(铟镓锌氧化物)，但不以此为限。
135.在具体实施时，所述第一半导体层31、所述第二半导体层41和所述第三半导体层51也可以都由多晶硅制成。
136.在图2所示的至少一实施例中，所述基底20可以包括层叠设置的玻璃基底和pi膜，所述pi膜可以设置于所述玻璃基板与所述第一半导体层之间。
137.在制作本发明如图2所示的显示基板的至少一实施例时，可以先在基底上沉积第一半导体层，对所述第一半导体层进行构图工艺，以形成第一组晶体管的有源层图形，之后依次沉积第一个第一栅绝缘层和第一个第一栅金属层，对所述第一个第一栅金属层进行构图工艺，以形成所述第一组晶体管的栅极；之后依次沉积第二个第一栅绝缘层和第二个第一栅金属层，对所述第二个第一栅金属层进行构图工艺，以形成电源电压线；之后设置第一隔离层，并在所述第一隔离层远离所述基底的一侧沉积第二半导体层，对所述第二半导体层进行构图工艺，以形成第二组晶体管的有源层图形；之后依次沉积第二栅绝缘层和第二栅金属层，对所述第二栅金属层进行构图工艺，以形成所述第二组晶体管的栅极，之后依次沉积第二层间介质层和第二源漏金属层，对所述第二源漏金属层图形进行构图工艺，以形成数据线；之后设置第二隔离层，并在第二隔离层远离所述基底的一侧沉积第三半导体层，对所述第三半导体层进行构图工艺，以形成第三组晶体管的有源层图形，之后依次沉积第三栅绝缘层和第三栅金属层，对所述第三栅金属层进行构图工艺，以形成所述第三组晶体管的栅极；之后依次沉积第三层间介质层和第三源漏金属层，对所述第三源漏金属层进行构图工艺，以形成导电连接部；之后沉积第一平坦层，并在所述第一平坦层远离所述基底的一侧沉积阳极层，对所述阳极层进行构图工艺，以形成所述发光元件的阳极。
138.进一步的，在形成发光元件的阳极之后，可以在所述阳极层远离所述基底的一侧依次制作发光材料层、阴极层和封装薄膜层。
139.可选的，本发明至少一实施例所述的显示基板还可以包括转接导电图形；不同的阵列层中的连接膜层之间通过过孔和所述转接导电图形耦接；所述阵列层中的连接膜层包括所述阵列层中的金属层和半导体层中的至少一个；
140.所述显示基板还可以包括阳极层，所述阳极层与至少一所述阵列层中的半导体层之间通过过孔和所述转接导电图形耦接。
141.在本发明至少一实施例中，不同的阵列层之间的连接膜层之间搭接可能存在搭接电阻大的问题，另外还存在所述阳极层与至少一阵列层中的半导体层之间搭接过孔过深的问题，因此本发明至少一实施例采用转接导电图形来连接不同的阵列层中的半导体层，以减小电阻，并采用转接导电图形来连接所述阳极层与至少一阵列层中的半导体层，以减小过孔的深度。
142.可选的，当所述阵列层包括源漏金属层时，所述连接膜层可以包括栅金属层、源漏金属层和半导体层中的至少一个；
143.当所述阵列层不包括源漏金属层时，所述连接膜层可以包括栅金属层和半导体层中的至少一个；
144.但不以此为限。
145.具体实施时，所述转接导电图形可以由所述阵列层中的至少一金属层形成；或者，
146.所述显示基板还可以包括转接导电层，所述转接导电图形可以由所述转接导电层形成。
147.在实际操作时，为了节省膜层，所述转接导电图形可以由所述阵列层中的至少一金属层形成，或者，也可以单独设置转接导电层以进行不同阵列层中的半导体层之间的转接。
148.如图3所示，在图2所示的显示基板的至少一实施例的基础上，所述第二栅金属层
43包括第一转接导电图形z1、第二转接导电图形z2和第三转接导电图形z3，所述第二个第一栅金属层35包括第四转接导电图形z4；
149.所述第三源漏金属层55包括的一导电图形通过过孔与所述第一转接导电图形z1耦接，所述第一转接导电图形z1通过过孔与所述第一个第一栅金属层33包括的一导电图形耦接；
150.所述第二半导体层41包括的一有源层图形通过过孔与所述第二转接导电图形z2耦接，所述第二转接导电图形z2通过过孔与所述第一半导体层31耦接；
151.所述阳极层80包括的发光元件的阳极通过过孔与所述第三转接导电图形z3耦接，所述第三转接导电图形z3通过过孔与所述第一半导体层31耦接；
152.所述第二半导体层41包括的一有源层图形通过过孔与所述第四转接导电图形z4耦接，所述第四转接导电图形z4通过过孔与所述第一半导体层31耦接。
153.本发明图4所示的显示基板的至少一实施例与本发明如图2所示的显示基板的至少一实施例的区别如下：
154.所述第一隔离层包括依次设置于所述第二个第一栅金属层35远离所述基底20的一侧的第一绝缘层611、第一电场屏蔽层612和第二平坦层613；
155.所述第二隔离层包括依次设置于所述第二源漏金属层45远离所述基底20的一侧的第二绝缘层621、第二电场屏蔽层622和第三平坦层623。
156.在图4所示的显示基板的至少一实施例中，所述第一电场屏蔽层612用于避免所述第一阵列层与所述第二阵列层之间的信号串扰，所述第二电场屏蔽层622用于避免所述第二阵列层与所述第三阵列层之间的信号串扰。
157.在图4所示的显示基板的至少一实施例中，所述第一电场屏蔽层612和所述第二电场屏蔽层622可以由金属制成，
158.所述第一绝缘层611、所述第二绝缘层621、所述第二平坦层613和所述第三平坦层623可以由树脂制成，或者，所述第一绝缘层611、所述第二绝缘层621、所述第二平坦层613和所述第三平坦层623可以为无机层，但不以此为限；
159.所述无机层可以是氮化硅，氧化硅，氮氧化硅中的一层或者多层叠层，但不以此为限。
160.本发明如图4所示的显示基板的至少一实施例在工作时，所述第一电场屏蔽层612和所述第二电场屏蔽层622可以接入固定电位，例如，可以接入0v电压，但不以此为限。
161.针对多层断差的问题，可以采用平坦层或cmp(chemical mechanical polishing，化学机械抛光)等工艺进行消除，目前ic(集成电路)制造领域已经有较为完善的断差平坦方案。
162.如图5a所示，测试晶体管的栅极引线标号为gt，测试晶体管的源极引线标示为st，测试晶体管的漏极引线标号为dt；
163.所述栅极引线gt与所述测试晶体管的栅极耦接，所述源极引线st与所述测试晶体管的源极耦接，所述漏极引线dt与所述测试晶体管的漏极耦接；
164.在图5a中，标示为60的为电场屏蔽层，标号为p0的为预定金属层；
165.在测试时，所述电场屏蔽层60与电压提供端f0耦接，所述预定金属层p0可以通过焊盘f1接入-10v-10v电位；
166.如图5b所示，经过测试可知，当所述电场屏蔽层60不工作(也即所述电场屏蔽层60处于浮空状态时)，测试晶体管负偏，测试晶体管的导通电流ion下降，测试晶体管的宽长比w/l越大，影响越明显；
167.当所述电场屏蔽层60接入0v电位时，测试晶体管的特性稳定，不受所述预定金属层p0的影响。
168.在本发明至少一实施例中，所述子像素可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、复位控制线、初始电压线、数据线、栅线和发光控制线；
169.所述第一晶体管的栅极与所述复位控制线耦接，所述第一晶体管的第一电极与所述初始电压线耦接，所述第一晶体管的第二电极与第一节点耦接；
170.所述第二晶体管的栅极与所述栅线耦接，所述第二晶体管的第一电极与所述第一节点耦接，所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
171.所述第三晶体管的栅极与所述第一节点耦接，所述第三晶体管的第一电极与所述第四晶体管的第二电极耦接；
172.所述第四晶体管的栅极与所述栅线耦接，所述第四晶体管的第一电极与数据线耦接；
173.所述第五晶体管的栅极与所述发光控制线耦接，所述第五晶体管的第一电极与电源电压线耦接，所述第五晶体管的第二电极与所述第四晶体管的第二电极耦接；
174.所述第六晶体管的栅极与所述发光控制线耦接，所述第六晶体管的第一电极与所述第二晶体管的第二电极耦接，所述第六晶体管的第二电极与所述发光元件的阳极耦接；
175.所述显示基板包括依次设置于所述基底上的第一阵列层、第二阵列层和第三阵列层；
176.所述第三晶体管、所述第五晶体管和所述第六晶体管由所述第一阵列层形成；
177.所述第四晶体管由所述第二阵列层形成；
178.所述第一晶体管和所述第二晶体管由所述第三阵列层形成。
179.在具体实施时，所述子像素的至少一实施例可以包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，所述显示基板可以包括依次设置于所述基底上的第一阵列层、第二阵列层和第三阵列层；所述第三晶体管、所述第五晶体管和所述第六晶体管由所述第一阵列层形成；所述第四晶体管由所述第二阵列层形成；所述第一晶体管和所述第二晶体管由所述第三阵列层形成，以能够减少子像素的布局空间。
180.在具体实施时，所述子像素还包括存储电容；所述第三晶体管的栅极与所述存储电容的第一极板耦接，所述电源电压线与所述存储电容的第二极板耦接。
181.在本发明至少一实施例中，所述发光元件可以为有机发光二极管或发光二极管，但不以此为限。
182.如图6a所示，所述子像素的至少一实施例包括有机发光二极管o1、第一晶体管t1、第二晶体管t2、第三晶体管t3、第四晶体管t4、第五晶体管t5、第六晶体管t6、存储电容c1、复位控制线rst、初始电压线vint、数据线data、栅线gate和发光控制线em；
183.所述第一晶体管t1的栅极g1与所述复位控制线rst耦接，所述第一晶体管t1的第一电极s1与所述初始电压线vint耦接，所述第一晶体管t1的第二电极d1与第一节点n1耦
接；所述初始电压线vint用于提供初始电压信号；
184.所述第二晶体管t2的栅极g2与所述栅线gate耦接，所述第二晶体管t2的第一电极s2与所述第一节点n1耦接，所述第二晶体管t2的第二电极d2与所述第三晶体管t3的第二电极d3耦接；
185.所述第三晶体管t3的栅极g3与所述第一节点n1耦接，所述第三晶体管t3的第一电极s3与所述第四晶体管t4的第二电极d4耦接；
186.所述第四晶体管t4的栅极g4与所述栅线gate耦接，所述第四晶体管t4的第一电极s4与数据线data耦接；
187.所述第五晶体管t5的栅极g5与所述发光控制线em耦接，所述第五晶体管t5的第一电极s5与电源电压线vdd耦接，所述第五晶体管t5的第二电极d5与所述第四晶体管t4的第二电极d4耦接；
188.所述第六晶体管t6的栅极g6与所述发光控制线em耦接，所述第六晶体管t6的第一电极s6与所述第二晶体管t2的第二电极d2耦接，所述第六晶体管t6的第二电极d6与所述有机发光二极管o1的阳极耦接；
189.所述第三晶体管t3的栅极g3与所述存储电容c1的第一极板c1a耦接，所述电源电压线vdd与所述存储电容c1的第二极板c1b耦接；
190.所述有机发光二极管o1的阴极与低电压线vss耦接。
191.在图6a所示的子像素的至少一实施例中，t1、t2和t4可以为氧化物薄膜晶体管，t3、t5和t6可以为低温多晶硅薄膜晶体管，但不以此为限。
192.如图7所示，如图6a所示的子像素的至少一实施例在工作时，显示周期可以包括依次设置的第一阶段t1、第二阶段t2和第三阶段t3；
193.在第一阶段t1，rst提供高电压信号，gate提供低电压信号，em提供高电压信号，t1打开，t2、t4、t5和t6都关断，vint提供的初始电压信号写入第一节点n1，以使得在所述第二阶段t2开始时，t3能够导通；
194.在第二阶段t2，rst提供低电压信号，gate提供高电压信号，em提供高电压信号，数据线data提供数据电压vdata，t1关断，t2打开，t4打开，以将数据电压vdata写入t3的第一电极s3，并控制第一节点n1与t3的第二电极d3之间连通；
195.在所述第二阶段t2开始时，t3导通，通过数据电压vdata为c1充电，以提升第一节点n1的电位，直至第一节点n1的电位变为vdata+vth，t3关断，vth为t3的阈值电压；
196.在第三阶段t3，rst提供低电压信号，gate提供低电压信号,em提供低电压信号，t5和t6打开，t3驱动o1发光。
197.如图8所示，第三晶体管t3、第五晶体管t5和第三晶体管t6可以由同一阵列层形成，所述第四晶体管t4可以由同一阵列层形成，所述第一晶体管t1和所述第二晶体管t2可以由同一阵列层形成。
198.在相关技术中，将所述子像素中的所有晶体管都设置于同一阵列层中，需要占用较大的布局空间。基于此，本发明至少一实施例采用至少两个叠层的阵列层来组成所述子像素，以减小单个子像素占用的布局空间，进而可以实现更好的分辨率。
199.例如，当所述子像素的结构如图6a所示时，本发明至少一实施例采用3个叠层的阵列层来组成所述所述子像素，t3、t5和t6采用第一阵列层制备，t4采用第二阵列层制备，t1
和t2采用第三阵列层制备，不同阵列层之间通过过孔耦接。
200.在本发明实施例中，所述子像素的结构并不仅限于图6a所示的结构，所述子像素可以包括多个晶体管和至少一个电容，例如，所述子像素可以为4t1c像素电路、5t1c像素电路、6t1c像素电路、7t1c像素电路、4t2c像素电路、5t2c像素电路、6t2c像素电路或7t2c像素电路，但不以此为限。并且，在子像素包括的晶体管的个数和子像素包括的电容的个数一定的情况下，本发明实施例也可以对子像素的结构进行变形，使得子像素能够正常驱动发光即可。
201.在实际应用时，无论所述子像素的结构如何变化，当子像素包括的晶体管设置于至少两个叠层的阵列层时，即在本发明的保护范围内。
202.图9-图29是子像素的结构如图6a所示时，各晶体管和电容的一种布局方式的布局示意图。在具体实施时，当所述子像素的结构如图6a所示时，各晶体管和电容的布局方式并不限于如图9-图29所示。
203.可选的，所述第一晶体管、所述第二晶体管和所述第四晶体管都为双栅晶体管；
204.所述第一晶体管包括的第一栅极和所述第一晶体管包括的第二栅极之间耦接，所述第二晶体管包括的第一栅极和所述第二晶体管包括的第二栅极之间耦接，所述第四晶体管包括的第一栅极和所述第四晶体管包括的第二栅极之间耦接；
205.所述第一栅极可以为顶栅，所述第二栅极可以为底栅。
206.在本发明至少一实施例中，第一晶体管、第二晶体管和第四晶体管都为双栅晶体管(所述双栅晶体管的电路示意图可以如图6b所示)，并顶栅和底栅相互耦接，可以达到提升驱动电流和屏蔽异层信号对第二半导体层和第三半导体层的干扰的目的。其中，所述顶栅和所述底栅可以在aa区(有效显示区)外围耦接在一起，避免aa区内部连接过孔导致的分辨率降低。
207.在本发明至少一实施例中，所述第一阵列层包括的半导体层由多晶硅制成，所述第二阵列层包括的半导体层和所述第三阵列层包括的半导体层都由氧化物制成；或者，
208.所述所述第一阵列层包括的半导体层、所述第二阵列层包括的半导体层和所述第三阵列层包括的半导体层都由多晶硅制成。
209.在具体实施时，所述第一阵列层可以包括依次设置于所述基底上的第一半导体层、第一个第一栅绝缘层、第一个第一栅金属层、第二个第一栅绝缘层和第二个第二栅金属层；
210.所述显示基板还包括设置于所述第一阵列层与所述第二阵列层之间的第一隔离层；
211.所述第二阵列层包括依次设置于所述第一隔离层远离所述基底的一侧的第二半导体层、第二栅绝缘层、第二栅金属层、第二层间介质层和第二源漏金属层；
212.所述显示基板还包括设置于所述第二阵列层与所述第三阵列层之间的第二隔离层；
213.所述第三阵列层包括依次设置于所述第二隔离层远离所述第二阵列层的一侧的第三半导体层、第三栅绝缘层、第三栅金属层、第三层间介质层和第三源漏金属层；
214.所述显示基板还包括设置于所述第三阵列层远离所述基底的一侧的阳极层，以及，设置于所述阳极层与所述第三阵列层之间的第一平坦层；所述子像素包括的发光元件
的阳极形成于所述阳极层。
215.可选的，所述显示基板还包括设置于所述第三栅金属层与所述第三层间介质层之间的第一绝缘层和第一金属层；所述第一金属层设置于所述第一绝缘层与所述第三层间介质层之间；
216.所述初始电压线由所述第一金属层形成，所述初始电压线通过过孔与所述第一晶体管的第一电极耦接。
217.在具体实施时，可以在第三栅金属层与第三层间介质层之间依次沉积第一绝缘层和第一金属层，对所述第一金属层进行构图工艺，以形成所述初始电压线，以方便所述初始电压线与所述第一晶体管的第一电极耦接。
218.图9是本发明如图6a所示的子像素的至少一实施例的一种布局示意图，图10是图9中的第一半导体层的布局示意图，图11是图9中的第一个第一栅金属层的布局示意图，图12是图9中的第二个第一栅金属层的布局示意图，图13是图9中的第二半导体层的布局示意图，图14是图9中的第二栅金属层的布局示意图，图15是图9中的第二源漏金属层的布局示意图，图16是图9中的第三半导体层的布局示意图，图17是图9中的第三栅金属层的布局示意图，图18是图9中的第一金属层的布局示意图，图19是图9中的第三源漏金属层的示意图。
219.在图9所示的布局示意图中，依次在所述基底上设置第一半导体层、第一个第一栅金属层、第二个第一栅金属层、第二半导体层、第二栅金属层，第二源漏金属层、第三半导体层、第三栅金属层、第一金属层和第三源漏金属层；
220.在具体实施时，在所述第一半导体层与所述第一个第一栅金属层之间设置有第一个第一栅绝缘层，在所述第一个第一栅金属层与所述第二个第一栅金属层之间设置有第二个第一栅绝缘层，在所述第二个第一栅金属层与所述第二半导体层之间设置有第一隔离层，在所述第二半导体层与所述第二栅金属层之间设置有第二栅绝缘层，在所述第二栅金属层与所述第二源漏金属层之间设置有第二层间介质层，在所述第二源漏金属层与所述第三半导体层之间设置有第二隔离层，在所述第三半导体层与所述第三栅金属层之间设置有第三绝缘层，在所述第三栅金属层与所述第一金属层之间设置有第一绝缘层，在所述第一金属层与所述第三源漏金属层之间设置有第三层间介质层，在所述第三源漏金属层和阳极层(图9中为示出所述阳极层)之间设置有第一平坦层。
221.图20是图10和图11的叠加示意图，并在图20中示出第一过孔h1；图21是图20和图12的叠加示意图，并在图21中示出第二过孔h2；图22是图21和图13的叠加示意图；图23是图22与图14的叠加示意图，在图23中示出第三过孔h3；图24是图23与图15的叠加示意图，并在图24中示出第四过孔h4和第五过孔h5；图25是图24与图16的叠加示意图；图26是图25与图17的叠加示意图，并在图26中示出第六过孔h6；图27是图26与图18的叠加示意图，并在图27中示出第七过孔h7和第八过孔h8；图28是图27与图19的叠加示意图；图29是在图28的基础上添加第九过孔h9的示意图。
222.在本发明至少一实施例中，所述第三晶体管的有源层图形、所述第五晶体管的有源层图形和所述第六晶体管的有源层图形由所述第一半导体层形成，所述第三晶体管的栅极、所述第五晶体管的栅极和所述第六晶体管的栅极由所述第一个第一栅金属层形成，所述电源电压线由所述第二个第一栅金属层形成；
223.所述第四晶体管的有源层图形由所述第二半导体层形成，所述第四晶体管的栅极
由所述第二栅金属层形成，所述数据线形成于所述第二源漏金属层；
224.所述第一晶体管的栅极和所述第二晶体管的栅极由所述第三栅金属层形成；
225.所述第一晶体管的有源层图形和所述第二晶体管的有源层图形由所述第三半导体层形成；所述第一晶体管的有源层图形包括第一个第一导电部分、第一沟道部分和第二个第一导电部分，所述第二晶体管的有源层图形包括第一个第二导电部分、第二沟道部分和第二个第二导电部分；
226.所述显示基板还包括导电连接部，所述导电连接部形成于第三源漏金属层；所述导电连接部通过过孔与第二个第一导电部分耦接，所述导电连接部通过过孔与第一个第二导电部分耦接，以使得所述第二个第一导电部分与所述第一个第二导电部分耦接。
227.可选的，所述发光控制线可以包括第一发光控制线和第二发光控制线，所述栅线可以包括第一栅线和第二栅线；
228.所述第一发光控制线和所述第二发光控制线可以形成于第一个第一栅金属层，所述第五晶体管的栅极可以与所述第一发光控制线形成为一体结构，所述第六晶体管的栅极可以与所述第二发光控制线形成为一体结构；
229.所述第一栅线可以形成于第二栅金属层，所述第四晶体管的栅极与所述第一栅线可以形成为一体结构；
230.所述复位控制线和所述第二栅线可以形成于第三栅金属层，所述第二晶体管的栅极可以与所述第二栅线形成为一体结构，所述第一晶体管的栅极可以与所述复位控制线形成为一体结构。在具体实施时，所述第三晶体管的有源层图形包括第三沟道部分、第一个第三导电部分和第二个第三导电部分，所述第一个第三导电部分复用为所述第三晶体管的第一电极，所述第二个第三导电部分复用为所述第三晶体管的第二电极；
231.所述第五晶体管的有源层图形包括第五沟道部分、第一个第五导电部分和第二个第五导电部分，所述第一个第五导电部分复用为所述第五晶体管的第一电极，所述第二个第五导电部分复用为所述第五晶体管的第二电极；
232.所述第六晶体管的有源层图形包括第六沟道部分、第一个第六导电部分和第二个第六导电部分，所述第一个第六导电部分复用为所述第六晶体管的第一电极，所述第二个第六导电部分复用为所述第六晶体管的第二电极；
233.所述第四晶体管的有源层图形包括第四沟道部分、第一个第四导电部分和第二个第四导电部分；所述第一个第四导电部分复用为所述第四晶体管的第一电极，所述第二个第四导电部分复用为所述第四晶体管的第二电极；
234.所述第三晶体管的栅极通过过孔与所述第一晶体管的第二电极耦接，所述第三晶体管的第一电极通过过孔与所述第四晶体管的第二电极耦接，所述第三晶体管的第一电极复用为所述第五晶体管的第二电极；
235.所述第三晶体管的第二电极通过过孔与所述第二晶体管的第二电极耦接，所述第三晶体管的第二电极复用为所述第六晶体管的第一电极；
236.所述第六晶体管的第二电极通过过孔与所述发光元件的阳极耦接；
237.所述第一节点的寄生电容的其中一极板由所述第三晶体管的栅极、所述第二个第一导电部分、所述导电连接部和所述第一个第二导电部分耦接而组成。
238.在本发明至少一实施例中，所述第一节点的寄生电容的一极板可以由第三晶体管
的栅极、第二个第一导电部分、导电连接部和第一个第二导电部分耦接而组成，其中，所述第三晶体管的栅极设置于第一个第一栅金属层，所述第二个第一导电部分和所述第一个第二导电部分设置于第三半导体层，所述导电连接部设置于所述第三源漏金属层。由于高ppi显示面板中的子像素中的存储电容的电容值偏小，因此本发明实施例通过多个膜层包括的图形之间耦接而组成第一节点的寄生电容的其中一极板，以增加第一节点的寄生电容的电容值。
239.如图10所示，t5的有源层图形包括由上至下依次设置的第一个第五导电部分511、第五沟道部分500和第二个第五导电部分512；
240.t3的有源层图形包括由上至下依次设置的第一个第三导电部分311、第三沟道部分300和第二个第三导电部分312；所述第二个第五导电部分512和所述第一个第三导电部分311耦接；
241.t6的有源层图形包括由上至下依次设置的第一个第六导电部分611、第六沟道部分600和第二个第六导电部分612；所述第二个第三导电部分312与所述第一个第六导电部分611耦接；
242.所述第一个第五导电部分511复用为t5的第一电极，所述第二个第五导电部分512复用为t5的第二电极；所述第一个第三导电部分311复用为t3的第一电极，所述第二个第三导电部分312复用为t3的第二电极；所述第一个第六导电部分611复用为t6的第一电极，所述第二个第三导电部分312复用为t3的第二电极。
243.如图11所示，标号为g5的为t5的栅极，标号为g3的为t3的栅极，标号为g6为t6的栅极，t3的栅极g3复用为存储电容c1的第一极板。
244.在图11中，标号为em1的为第一发光控制线，标号为em2的为第二发光控制线，t5的栅极g5与所述第一发光控制线em1形成为一体结构，t6的栅极与第二发光控制线em2形成为一体结构。
245.在图12中，标号为vdd的为电源电压线，如图21所示，所述电源电压线vdd通过第一过孔h1与第一个第五导电部分511耦接，也即所述电源电压线vdd与t5的第一电极耦接；
246.标号为c1b的为存储电容c1的第二极板，所述存储电容c1的第二极板c1b与所述电源电压线vdd耦接。
247.如图13所示，t4的有源层图形包括第四沟道部分400、第一个第四导电部分411和第二个第四导电部分412；第一个第四导电部分411复用为t4的第一电极，第二个第四导电部分412复用为t4的第二电极；
248.如图22所示，所述第二个第四导电部分412通过第二过孔h2与第一个第三导电部分311耦接，也即t4的第二电极通过第二过孔h2与t3的第一电极耦接。
249.如图14所示，标号为g4的为t4的栅极，标号为gate1的为第一栅线，所述第一栅线gate1与t4的栅极g4形成为一体结构。
250.如图15所示，标号为data的为数据线。如图24所示，所述数据线data通过第三过孔h3与第一个第四导电部分411耦接，也即所述数据线data通过第三过孔h3与t4的第一电极耦接。
251.如图16所示，t1的有源层图形包括由上至下依次设置的第一个第一导电部分111、第一沟道部分100和第二个第一导电部分112；所述第一个第一导电部分111复用为t1的第
一电极，所述第二个第一导电部分112复用为t1的第二电极；
252.t2的有源层图形包括由上至下依次设置的第二个第二导电部分212、第二沟道部分200和第一个第二导电部分211；所述第二个第二导电部分212复用为t2的第二电极，所述第一个第二导电部分211复用为t2的第一电极。
253.如图25所示，第二个第一导电部分112通过第四过孔h4与t3的栅极g3耦接；
254.第二个第二导电部分212通过第五过孔h5与第二个第三导电部分312耦接。
255.如图17所示，标号为g1的为t1的栅极，标号为g2的为t2的栅极；标号为rst的为复位控制线，标号为gate2的为第二栅线；t1的栅极g1与所述复位控制线rst形成为一体结构，所述第二晶体管t2的栅极g2与第二栅线gate2形成为一体结构。
256.如图18所示，标号为vint的为初始电压线，如图27所示，所述初始电压线vint通过第六过孔h6与第一个第一导电部分111耦接，也即所述初始电压线vint通过第六过孔h6与t1的第一电极耦接。
257.如图19所示，标号为l1的为导电连接部；
258.如图28所示，所述导电连接部l1通过第七过孔h7与第二个第一导电部分112耦接，所述导电连接部l1通过第八过孔h8与第一个第二导电部分211耦接，以使得t1的第二电极与t2的第一电极耦接。
259.在图29中，标号为h9的是第九过孔，第二个第六导电部分612可以通过所述第九过孔h9与发光元件的阳极耦接，也即第六晶体管的第二电极可以通过第九过孔h9与所述发光元件的阳极耦接。
260.在图9-图29中的显示基板的至少一实施例中，第一节点n1的寄生电容的一极板可以由第三晶体管t3的栅极g3、第二个第一导电部分112、导电连接部l1和第一个第二导电部分211耦接而成，其中，g3设置于第一个第一栅金属层，第二个第一导电部分112(也即t1的第二电极)设置于第三半导体层，第一个第二导电部分211(也即t2的第一电极)设置于第三半导体层，所述导电连接部设置于第三源漏金属层。由于高ppi显示面板中的子像素中的存储电容的电容值偏小，因此本发明实施例通过多个膜层包括的图形之间耦接而组成第一节点的寄生电容的其中一极板，以增加第一节点的寄生电容的电容值。
261.在本发明至少一实施例中，如图30所示，所述第一节点的寄生电容也可以使用三明治结构，以提升第一节点的寄生电容的电容值。
262.在本发明至少一实施例中，所述第二栅金属层可以包括第一转接导电图形、第二转接导电图形和第三转接导电图形；所述第二个第一栅金属层可以包括第四转接导电图形；
263.所述第二晶体管的第二电极通过过孔与所述第一转接导电图形耦接，所述第一转接导电图形通过过孔与所述第三晶体管的第二电极耦接，以使得所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
264.所述第四晶体管的第二电极通过过孔与所述第二转接导电图形耦接，所述第二转接导电图形通过过孔与所述第三晶体管的第一电极耦接，以使得所述第四晶体管的第二电极与所述第三晶体管的第一电极耦接；
265.所述发光元件的阳极通过过孔与所述第三转接导电图形耦接，所述第三转接导电图形通过过孔与所述第六晶体管的第二电极耦接，以使得所述发光元件的阳极与所述第六
晶体管的第二电极耦接；
266.所述第四晶体管的第二电极通过过孔与所述第四转接导电图形耦接，所述第四转接导电图形通过过孔与所述第五晶体管的第二电极耦接，以使得所述第四晶体管的第二电极与所述第五晶体管的第二电极耦接。
267.如图31所示，在图3所示的显示基板的至少一实施例的基础上，标号为212的为第二个第二导电部分，标号为312的为第二个第三导电部分，标号为412的为第二个第四导电部分，标号为311的为第一个第三导电部分，标号为a0的为发光元件的阳极，标号为612的为第二个第六导电部分；标号为512的为第二个第五导电部分；
268.如图31所示，所述第二个第二导电部分212通过过孔与所述第一转接导电图形z1耦接，所述第一转接导电图形z1通过过孔与所述第二个第三导电部分312耦接，以使得所述第二晶体管的第二电极与所述第三晶体管的第二电极耦接；
269.所述第二个第四导电部分412通过过孔与所述第二转接导电图形z2耦接，所述第二转接导电图形z2通过过孔与所述第一个第三导电部分311耦接，以使得所述第四晶体管的第二电极与所述第三晶体管的第一电极耦接；
270.所述发光元件的阳极a0通过过孔与所述第三转接导电图形z3耦接，所述第三转接导电图形z3通过过孔与所述第二个第六导电部分612耦接，以使得所述发光元件的阳极与所述第六晶体管的第二电极耦接；
271.所述第二个第四导电部分412通过过孔与所述第四转接导电图形z4耦接，所述第四转接导电图形z4通过过孔与所述第二个第五导电部分512耦接，以使得所述第四晶体管的第二电极与所述第五晶体管的第二电极耦接。
272.在本发明至少一实施例中，不同的阵列层之间的连接膜层之间搭接可能存在搭接电阻大的问题，另外还存在所述阳极层与至少一阵列层中的半导体层之间搭接过孔过深的问题，因此本发明至少一实施例采用转接导电图形来连接不同的阵列层中的半导体层，以减小电阻，并采用转接导电图形来连接所述阳极层与至少一阵列层中的半导体层，以减小过孔的深度。
273.本发明实施例所述的显示装置包括上述的显示基板。
274.在本发明至少一实施例中，所述显示装置可以为oled(有机发光二极管)显示装置或led(发光二极管)显示装置，但不以此为限。
275.本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
276.以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。