专利名称：半导体光电探测器及其制造方法
技术领域：
本发明涉及一种半导体光电探测器和它的制造方法，并且尤其是涉及一种具有高的转换效率的小型平面半导体光电探测器。
通常，用于通信技术领域中使用的光电二极管的光吸收材料是根据要探测的波长的不同而不同的。一般情况下，光吸收材料的带隙越窄，探测灵敏度就越高。因此，Si被用于1.0μm以下的波长范围，而Ge或InGaAs被用于1.0μm以上的较长波长范围。
与Si相比，诸如Ge之类的用于较长波长的材料是昂贵的、不容易加工的，并且难以与其它电路元件集成。所以，长期以来，一直期望得到这样的光电二极管它对于较长波长具有高的灵敏度，并且能够采用Si工艺制造，这种工艺可以节约制造成本。
另外，诸如Ge晶体之类的材料难以在Si衬底上生长，因为其晶格常数与Si不同。所以，Ge不能被直接淀积在Si衬底上。因此，正象例如由B.Jalali等人在光波技术杂志第12卷(1994年6月)第930-935页上所公开的那样，一种光电二极管包括位于Si衬底20上的光吸收层22，如图7A所示，其中SiGe混合晶体和Si是被交替淀积的。
Si单晶层21和P型Si层23显示于图7A中。在掺杂Ge的Si光电探测部分中的带隙变得比Si的带隙窄。因此，如图7A中示出的光电探测器在较长波长范围具有一定的探测灵敏度，其中Si和Si/Ge被交替地淀积，以得到足够厚的SiGe薄膜，因为SiGe不能很厚地直接淀积在Si衬底上，原因是两者的晶格常数不同。
本发明的发明人在日本专利申请JP07-231113A(1995)和JP08-316449A(1996)中公开了一种平面的SiGe光电二极管，其中Si/SiGe层被掩埋于Si衬底中。另外，制造结果由M.Sugiura等人报导于国际电子器件会议(1995)技术文摘第583-586页。
图7B是平面的SiGe光电二极管的剖视图。如图7B所示，Si/SiGe光吸收层22被掩埋于一个沟槽中，沟槽壁由二氧化硅27覆盖。这里，二氧化硅壁是用于选择性地外延Si/SiGe的掩模。在图7B中，还示出了二氧化硅薄膜25、N掩埋层28、N外延层26、P型Si层以及二氧化硅薄膜29。
因此，用于较长波长的硅光电集成电路(Si-OEIC)可以容易地制造，因为Si晶体管集成电路和光电二极管可以形成在单一Si衬底上。另一方面，如图8所示，一种Ge晶体光吸收层形成在Si上，Si和Ge之间具有一个中间层，这种技术公开于日本专利申请JP61-500466A(1986)中。
如图8所示，SiGe层30被淀积在Si衬底29上，其中Ge含量逐渐增大，在此薄膜的顶表面处达到100％。在图8中，还示出了N型Ge层31、Ge单晶层32以及P型Ge层33。
Ge单晶层32可以生长，而不受晶格常数的差异的影响。另外，中间的SiGe层30可以被淀积，因为Ge含量是逐渐变化的。此外，如图9所示，它示出了一种在Si衬底上直接生长Ge晶体及其应用于光电二极管的方法，此方法公开于日本专利申请JP09-70933A(1997)中。
如图9所示，一个很薄的Si或SiGe层生长在一个薄的Ge层上，后者被淀积在一个Si衬底上。然后，通过热处理，位错被局限于两层薄膜之间的界面中，从而消除Ge层的位错。因此，由于热处理的薄的Ge薄膜中的晶格松弛(relaxation),Ge单晶可以生长到所需的厚度。
如图9所示，采用氧化硅作为掩模，通过选择性外延工艺，Ge单晶层32直接生长在Si衬底29上，从而制成一个光电二极管。另外，在图9中示出的是一种用于较长波长的平面波导光电二极管，其中一根光纤34被置于在Si衬底29上形成的空心槽(groove)26中。
如
图10所示，在采用图9中所示的接受横向光束的波导光电二极管的情况下，考虑到光束的发散，光电二极管36被做成比光纤34的纤芯稍宽。
然而，随着光电二极管36的宽度增大，PN结的面积增大，这使得由于结电容增大而导致高频特性变差。因此，为了抑制结电容，在日本专利申请JP08-316449A(1997)中公开了一种扇形的光电二极管，如图11中的平面图所示。
不过，虽然在不降低量子效率的情况下，结面积在一定程度上被抑制，但图11中所示的光电二极管中的结电容不可避免地会增大。另一方面，当光电二极管的宽度不做成较宽时，耦合效率则会变低，因为光束横向发散，如图10所示。
为了防止光束发散，由诸如二氧化硅之类的反射材料制成的任何空心槽均不能沿光路设置，因为光电二极管的下部电极不能在衬底的表面上引出。因此，在常规的半导体光电探测器中，当其尺寸做成最小时，对发散光的吸收效率不可能是最大的。
在日本专利申请JP08-330671A(1996)中没有公开任何涉及减小光电探测器的尺寸的技术内容，虽然其中公开了调整光波导的横向宽度的技术内容。
因此，本发明的目的是要减少入射到光电二极管的光束的泄漏，并且由此减小光电二极管中PN结的面积，保持高的量子效率(探测灵敏度)。换句话说，本发明提供了一种具有高量子效率的半导体光电探测器，其特性在高频范围内不会变差。
根据本发明，提供了一种半导体光电探测器，其中，反射层被淀积在一个方形波导的两个平行的表面上，而光吸收层被淀积在波导的至少另外一对平行的表面上，这对表面是波导的其余平行表面中的平行表面对之一。
还提供了一种上述的光电探测器的制造方法，该方法包括以下步骤。在第一步骤中，第一绝缘薄膜被淀积在一个衬底上，并且一层具有预定厚度的硅薄膜被淀积在绝缘薄膜上。在第二步骤中，第二绝缘薄膜被淀积在硅薄膜上，随后，第二绝缘薄膜中的一个预定区域通过光刻工艺被蚀刻。在第三步骤中，采用第二绝缘薄膜作为蚀刻掩模，通过各向异性干蚀刻工艺形成一个沟槽。这里，沟槽的侧壁垂直于衬底，沟槽的底部为第一绝缘薄膜的暴露的表面。在第四步骤中，通过各向同性干蚀刻或湿蚀刻工艺蚀刻侧壁，沟槽的宽度被扩大至预定的宽度。这里，第一和第二绝缘薄膜被留下而未去除。在第五步骤中，一个具有预定厚度的光吸收层被淀积在扩大的沟槽的侧壁上。在第六步骤中，一层硅薄膜被淀积在光吸收层上。在第七步骤中，沟槽由导电硅掩埋。在第八步骤中，第三绝缘薄膜被淀积在第二绝缘薄膜和导电硅的全部(表面)上，并且多个电极形成在第三绝缘薄膜的预定位置上。
根据本发明，首先，量子效率提高了。其次，高频特性改善了，因为结电容减小了。与本发明的第一种效果相关，按照常规的技术，入射光在光电二极管外存在一定的泄漏，因为来自于光纤的光束在一定程度上是发散的。
相反，根据本发明，入射光被上、下氧化硅薄膜以及侧壁上的光吸收层限制。因此，量子效率提高了。与第二种效果相关，由于光电二极管的宽度的增大，光电二极管的结电容不可避免地增大，以防止量子效率降低(declination)。例如，假设来自于单模光纤的光束入射到光电二极管上，光纤的纤芯直径约为10μm，光电二极管的宽度为W，长度为L，面积为S。常规情况下，W为20-50μm,L的典型值为200μm。因此，S为400-10000μm2。
相反，根据本发明，在两个侧壁上形成两个光电二极管，其宽度W为10μm，而其长度L为100μm。因此，总面积S为2000μm2。这里，本发明的光电二极管的宽度W为沟槽的深度。因此，结面积变为小于常规光电二极管的结面积的一半，因为由于在光波导的两侧存在光吸收层而使得L可以降低至常规值的一半。所以，本发明的半导体光电探测器能够在较高的频率下工作。
图1是本发明的一个示范性实施例的平面图。
图2A是本发明的半导体光电探测器的放大的平面图。
图2B是沿线A-A’截取的剖视图。
图3是沿线A-A’截取的放大的剖视图。
图4A、4B和4C为剖视图，用于说明本发明的半导体光电探测器的制造步骤。
图5A、5B和5C为剖视图，用于说明本发明的半导体光电探测器的其它制造步骤。
图6为本发明的半导体光电探测器的另一示范性实施例的剖视图。
图7A为常规的半导体光电探测器的一个典型例子的平面图。
图7B为常规的半导体光电探测器的一个典型例子的剖视图。
图8为另一种常规的半导体光电探测器的一个典型例子的剖视图。
图9为又一种常规的半导体光电探测器的一个典型例子的剖视图。
图10为再一种常规的半导体光电探测器的一个典型例子的剖视图。
图11为另外一种常规的半导体光电探测器的一个典型例子的剖视图。
根据本发明的半导体探测器及其制造方法，波导光电探测器1的光吸收层不是形成在波导的上部，而是形成在波导的侧壁上。如图1所示，在光波导1的两个壁上形成有一个Si/SiGe层或者一个Ge层作为光吸收层3，此光波导的宽度大致等于光纤的纤芯宽度6，由此入射到光电二极管的光束的泄漏减少了，因此光电二极管中PN结的面积减小了，并且保持了高的量子效率(探则灵敏度)。换句话说，本发明提供了一种具有高的量子效率的半导体光电探测器，其特性在高频范围内不会变劣。
下面参照附图描述本发明的半导体光电探测器及其制造方法的一个例子。图1和图2A是本发明的半导体光电探测器200的一种典型结构的平面示意图。图2B是沿图2A中所示的线A－A’截取的剖视图。在本发明的半导体光电探测器200中，反射层210淀积在一个方形的波导1的两个平行的表面S1和S2上，而光吸收层3淀积在至少另一对平行的表面S3和S4上，这对表面是其余的表面Z(S3,S4,S5,S6)中的平行的表面对之一。
光吸收层3还可以形成在另一对平行的表面S5和S6上。在这里，平行的表面S1和S2为光波导1的上表面和下表面。
平行的表面S3和S4为光波导1的右侧表面和左侧表面。
在光吸收层3的靠近表面S5的一部分上形成有电极，表面S5平行于光接收表面S6。电极可以包括导线230和接触孔220，导线230为例如铝线。
反射层210可以是氧化硅薄膜。另外，光吸收层3可以是Ge薄膜、SiGe薄膜或者由Si和SiGe组成的多层薄膜。
此外，光波导1可以平面集成于半导体光电探测器200中，尽管波导结构不限于平面型。下面将具体地描述本发明的半导体光电探测器200的结构。
图2A是本发明的半导体光电探测器200的平面示意图。图2B是半导体光电探测器200的剖视图。图3是沿图2A中所示的线A-A’截取的半导体光电探测器200的剖视图。光的入射方向由图2A中的箭头表示，它垂直于纸平面。
在图2中，光波导1的宽度W约为10μm，长度L约为100μm。其深度D约为10μm，如图3所示。由P+多晶硅制成的波导1的入射表面11为光电二极管的阳极，其侧壁本身与P+Si层17接触，后者与约1μm厚的Ge光吸收层13接触，光吸收层13又与N型Si层12接触。
另外，在波导1下面和上面淀积有约0.5μm的氧化硅薄膜10和14。Si波导1的折射率为3.42，而在图3中标记为10或14的氧化硅反射层210的折射率为1.53，它小于光波导1的折射率。因此，入射光在波导1中处于渐消失的耦合状态(evanescent coupling)，其中，入射光在波导1中传播，同时它被氧化硅薄膜210反射，并且逐渐由Ge光吸收层3吸收，光吸收层3在图3中的标号为13。
入射光被吸收，并且绝不会由光吸收层3引起全反射，因为Ge的折射率约为4.09。在常规的光电探测器中，入射光朝侧面方向泄漏，尽管入射光能够由淀积在波导上部的光吸收层逐渐吸收。相反，在本发明中，入射光的泄漏由光波导1的侧壁上的光吸收层3和上下氧化硅薄膜210所阻止。
波长大于1.0μm的入射光在光波导1中不会被吸收，因为由Si引起的光吸收几乎为零。另外，Ge层的1－2μm的厚度是足够的，因为在渐消失的耦合状态下，通过3μm,Ge几乎吸收小角度入射的波长为1.3μm的光能的100％。
下面描述本发明的半导体光电探测器的制造方法和工作原理。图4A、4B、4C、5A、5B和5C是用于描述制造步骤的剖视图。首先，制备一个SOI(绝缘体上外延硅)衬底，其中，约10μm厚的N型Si层淀积在约0.5μm厚的氧化硅薄膜上。
下一步，约0.2μm厚的氧化硅薄膜15淀积在N型Si层12上，然后通过光刻工艺，从氧化硅薄膜15上在约10μm×100μm的光电二极管区域中蚀刻一个约6μm×100μm的区域，如图2A中所示，从而得到光电二极管的阳极触点。
进一步，采用氧化硅薄膜15作为蚀刻掩模，通过各向异性干蚀刻形成约10μm深的沟槽，沟槽的侧壁是垂直的。氧化硅10的表面通过这种干蚀刻而变成暴露的。随后，如图4B中所示，通过各向同性蚀刻或湿蚀刻，由N型Si12制成的侧壁被蚀刻至与图2A中所示的光电二极管区域的宽度相同的宽度10μm。
下一步，如图4C所示，通过外延工艺，诸如UHV/CVD(超高真空/化学汽相淀积)工艺，约1μm厚的Ge层13生长在侧壁上。正如被引用作为已有技术之一的日本专利申请JP09-070933A(1997)中所公开的，Ge在Si上的生长最好被用于获得很好的晶态Ge，而在Ge与Si之间没有任何缓冲层。
然后，通过UHV/CVD工艺，约0.2μm厚的P+型Si层17被淀积在Ge层13上，如图4C所示。此后，通过CVD工艺，P+型多晶Si 11被淀积而掩埋沟槽，如图5A所示。进一步，P+型多晶Si 11的表面被抛光或者通过干蚀刻工艺被深蚀刻，从而在N型Si层12的表面之下形成阳极电极的表面，如图5B所示。
通常，诸如图4C中所示的沟槽能够容易地被掩埋，因为在通过CVD工艺进行的多晶Si生长过程中，台肩覆盖效果是很好的。下一步，通过CVD工艺，氧化硅薄膜14被淀积在全表面上，从而形成用于阴极和阳极电极的触点。通过在阳极和阴极电极上选择性地淀积铝电极16，光电二极管就做成了，如图5C所示。阳极电极在图5C中没有示出，因为它不存在于图2中所示的A-A'表面中。信号光是沿光电二极管的纵向入射的，并且在P+型多晶Si 11形成的光波导中传播，而且被侧壁上的Ge层13逐渐地吸收。另一方面，当信号光沿横向引入时，光纤34则被置于Si衬底29上形成的空心槽26上，如图9所示。
本发明的半导体光电探测器的制造方法包括以下步骤。在第一步聚中，第一绝缘薄膜被淀积在一个衬底上，一层具有预定厚度的硅薄膜被淀积在绝缘薄膜上。在第二步骤中，第二绝缘薄膜被淀积在硅薄膜上，随后，第二绝缘薄膜中的一个预定区域通过光刻工艺被蚀刻。在第三步骤中，采用第二绝缘薄膜作为蚀刻掩模，通过各向异性干蚀刻工艺形成一个沟槽。这里，沟槽的侧壁垂直于衬底，沟槽的底部为第一绝缘薄膜的暴露的表面。在第四步骤中，通过各向同性干蚀刻或湿蚀刻工艺蚀刻侧壁，沟槽的宽度被扩大至预定的宽度。这里，第一和第二绝缘薄膜被留下而未去除。在第五步骤中，一个具有预定的厚度的光吸收层被淀积在扩大的沟槽的侧壁上。在第六步骤中，一层硅薄膜被淀积在光吸收层上。在第七步骤中，沟槽由导电硅掩埋。在第八步骤中，第三绝缘薄膜被淀积在第二绝缘薄膜和导电硅的全部(表面)上，并且多个电极形成在第三绝缘薄膜的预定位置上。
替代如在本发明的一个例子中所描述的Ge光吸收层13，可以采用一种Si/SiGe多层结构18，如图6所示。在SiGe混合晶体层中，Ge含量最好为10-50％。Si层和SiGe层的厚度比根据Ge含量变化。多层结构的晶体质量是很好的，虽然在长波长范围内其吸收系数低于Ge单层。因此，多层结构的总厚度变得大于Ge单层的厚度，例如大于2μm。
按照由本发明的发明人M.Sugiyama(等)在国际电子器件会议(IEDM)技术文摘(1995年)第583-586页所报导的由(Si 320埃)/(SiGe 30埃)组成的20层结构，为了获得足够的灵敏度，几微米的厚度是必需的。
Si/SiGe多层结构的总厚度是由给定的量子效率决定的，假定吸收系数低于100％的Ge。Si层和SiGe层交替生长，正如上述的IEDM技术文摘(1995年)中所阐述的。
虽然已经参照本发明的最佳模式的实施例对本发明做了图示和文字描述，但本领域的普通技术人员应当理解，在不脱离本发明的精神和范围的情况下，可以在形式和细节方面作出上述的和各种其它的改变、省略和增设。
权利要求
1．一种半导体光电探测器，它包括一个方形的光波导，其中反射层被淀积在所述的方形波导的一对平行的表面上；并且吸收层被淀积在所述的方形波导的至少另外一对平行的表面上。
2．根据权利要求1的半导体光电探测器，其中所述的吸收层被淀积在除了淀积所述反射层的表面之外的所述方形波导的每对平行的表面上。
3．根据权利要求1或2的半导体光电探测器，其中当所述波导的纵向沿水平方向时，所述反射层被淀积在所述波导的上表面和下表面上。
4．根据权利要求1－3中任一权利要求的半导体光电探测器，其中当所述波导的纵向沿水平方向时，所述吸收层被淀积在所述波导的垂直表面上。
5．根据权利要求1的半导体光电探测器，其中电极被淀积在这样的表面上，即，这些表面不同于信号光束的入射表面；并且所述电极被淀积在所述的反射层上。
6．根据权利要求1的半导体光电探测器，其中所述的反射层是由氧化硅构成的。
7．根据权利要求1的半导体光电探测器，其中所述的吸收层为Ge薄膜、SiGe混合晶体薄膜或者Si/SiGe多层薄膜。
8．根据权利要求1的半导体光电探测器，其中所述的方形波导和一个光电探测器被平面集成于一个衬底上。
9．一种半导体光电探测器的制造方法，其中一个波导和一个光电探测器被平面集成于一个衬底上，该方法包括以下步骤在一个衬底上淀积第一绝缘薄膜；在所述绝缘薄膜上淀积具有预定厚度的硅薄膜；在所述硅薄膜上淀积第二绝缘薄膜；通过光刻工艺，在所述第二绝缘薄膜中蚀刻一个预定区域；采用所述第二绝缘薄膜作为蚀刻掩模，通过各向异性干蚀刻工艺形成一个沟槽，所得到的所述沟槽的侧壁垂直于所述衬底，而所述沟槽的底部为所述第一绝缘薄膜的暴露的表面；通过各向同性干蚀刻或湿蚀刻工艺蚀刻所述侧壁，将所述沟槽的宽度扩大至预定的宽度，其中，所述第一和第二绝缘薄膜被留下而未去除；在所述侧壁上淀积具有预定厚度的吸收层；在所述吸收层上淀积另一层硅薄膜；由导电硅掩埋所述沟槽；在所述第二绝缘薄膜和所述导电硅上淀积第三绝缘薄膜；在所述第三绝缘薄膜上形成电极。
全文摘要
一种半导体光电探测器，因为与入射光高度耦合而具有高的量子效率，并且因为减小了PN结的面积而工作在较高频率下。在本发明的半导体光电探测器中，反射层被淀积在一个方形的波导的一对平行的表面上，而光吸收层则淀积在至少另一对平行的表面上，这对表面是其余表面中的平行表面对之一。
文档编号H01L31/10GK1238566SQ99102999
公开日1999年12月15日 申请日期1999年2月19日 优先权日1998年2月19日
发明者杉山光弘 申请人:日本电气株式会社