专利名称：具有改进的铁电电容特性的铁电存储器件的制作方法
技术领域：
本发明涉及铁电存储器件及其制造方法。更具体地说，本发明涉及在半导体衬底上形成的包括存储单元晶体管和用来保持所存数据的铁电电容元件的铁电存储器件，以及其制造方法。
近年来，铁电存储器件工艺得到积极的研究，它使用具有自发极化特性的铁电薄膜作为电容绝缘薄膜。铁电存储器件使用在半导体衬底上形成的铁电电容元件的极化状态来存储数据。
图1至4表示铁电存储器件的一个存储单元的例子。图1是铁电存储单元的平面图。图2表示该铁电存储单元的剖面图，取自图1中a-a’线，而图3表示该铁电存储单元的剖面图，取自图1中b-b’线。另外，图4表示该铁电存储单元的等效电路。
参看图4，存储单元MC包括场效应晶体管Tr和与该晶体管Tr的源极和漏极之一连接的铁电电容元件Cf。晶体管Tr的源极和漏极中的另一个连接到位线BL。晶体管Tr的栅极与字线WL连接。铁电电容元件Cf的另一电极与板线PL连接。用这样的方法构造的存储单元MC排列成矩阵，从而可以形成一个大规模非易失性铁电存储器件。
下面将描述铁电存储器件的操作。
铁电存储器件的铁电电容元件Cf表现出一种如图5所示的取决于所加电压随时间的变化的极化特性。在图5中，所加电压的正(+)方向指的是板线一侧的电压高于晶体管Tr一侧的电压。
现在，在图4所示的铁电电容元件中，电压Vcc，例如，5V电压加在字线WL和位线BL上，而0V电压加在板线PL上。这时，铁电电容元件Cf被置于图5中由极化状态A所表示的状态。在此状态下，只有当位线BL的电压减小到0V时，铁电电容元件Cf才会改变成图5所示的极化状态B。令此状态对应于”1”时，这意味着把”1”写入存储单元MC。另外，当电压Vcc加在字线WL和板线PL上、而且0V电压加在位线BL时，铁电电容元件Cf变成图5所示的极化状态C。当加在板线PL上的电压从这种状态减小到0V时，铁电电容元件Cf就变成图5所示的极化状态D。例如，这意味着把”0”写入存储单元。最好当加上0V电压时的极化状态D，亦即状态D和状态B之间的极化值之差(称为剩余极化值)大。结果，作为铁电存储器件就可以实现数据保持特性和重写疲劳容限的可靠性。
接着将描述这种存储单元的结构。
图2表示该存储单元沿着图1的a-a’线截取的剖面图，而图3表示该存储单元沿着图1的虚线b-b’截取的剖面图。如图1至3所示，在p型硅衬底1各表面区内形成源极/漏极n+扩散层。通过p型硅衬底1上的栅极绝缘薄膜(未示出)形成栅极7。这样，形成作为存储单元晶体管Tr的场效应晶体管。
主要由Al(铝)形成的位线BL6与场效应晶体管Tr的源极和漏极扩散层8之一连接。包括下电极3、铁电薄膜4和上电极5的铁电电容元件Cf是在场效应晶体管Tr上面通过层间绝缘薄膜(Si2O)形成的。上电极5通过布线层10连接到场效应晶体管Tr的源极和漏极扩散层8之一。在这个传统的例子中，字线WL7用作场效应晶体管Tr的栅极，而板线PL3用作铁电电容元件Cf的下电极3。铁电薄膜4用诸如PZT(PbZrxTi1-xO3)和SBT(SrBi2Ta2O3)等的物质形成。
铁电薄膜一般是在氧化气氛中形成的。由于铁电薄膜形成后铁电薄膜稳定化的需要，往往还需要在氧气气氛中的退火过程。为此原因，用抗氧化的诸如Pt和Ir等贵金属或诸如IrO2和RuO2等导电氧化物作为下电极3和上电极5。要求布线层6和10具有形成精细图案的简易性、对Si和SiO2的优异的适应性和低的电阻率。例如，用Ti,TiN和Al形成多层薄膜用作布线层。因为Al具有精细图案的可形成性、耐腐蚀性和低的电阻率，所以Al被广泛用作布线层材料。
但是，当Al和Si在扩散层中接触时，在热处理中Si原子扩散进入Al布线层中，有时会破坏扩散层与Si半导体衬底之间的PN结。为此原因，往往采用TiN薄膜作为阻挡薄膜来防止Al原子和Si原子的相互扩散。另外，在TiN薄膜下面形成Ti薄膜。这样，例如，形成一个叠层结构，其中从底向上依次层叠Ti薄膜、TiN薄膜和Al薄膜，以形成多层布线层。这是因为，TiN薄膜对Si薄膜或SiO2薄膜的适应性较差，以致与Si薄膜或SiO2薄膜的接触电阻高。
另外，必须在布线层10的Al薄膜和用作下电极3和上电极5的诸如Pt等贵金属薄膜之间实现良好的电连接。因此，在日本公开让公众审查的专利申请(JP-A-平6-120072)中描述一种在Al薄膜和Pt薄膜之间设置含Ti作为主要成分的隔层的技术。
接着将参照附图描述图4所示传统例子的铁电存储单元的制造方法。图6A至6C表示传统的存储单元制造方法中传统的存储单元的剖面图。
如图6A所示，铁电电容元件Cf包括下电极3、铁电薄膜4和上电极5。铁电电容元件Cf是在层间绝缘薄膜上形成的，而后者是在其中嵌入了诸如存储单元晶体管Tr等半导体集成电路的硅衬底1上形成的。在铁电电容元件Cf上形成保护薄膜。
接着，如图6B所示，形成接触孔21和22，以便够到电容元件Cf的上电极5和场效应晶体管Tr的扩散层8。
接着，如图6C所示，形成布线层10和位线6，以便将电容元件Cf的上电极5和场效应晶体管Tr的扩散层电连接。此后，在等于或高于300℃的温度下进行热处理。这种热处理对于减小晶体管Tr的接触电阻和稳定阈电压是一种重要的工艺过程。
但是，铁电薄膜的剩余极化值在进行上述热处理时明显减小。另外，非易失性储存器所必需的储存数据保持特性和数据重写寿命明显退化。至于其原因，目前尚不清楚。但是，其原因可以考虑是作为布线层材料的钛原子扩散进入铁电薄膜，与铁电薄膜反应，或者铁电薄膜的极化特性由于布线层材料产生的温度应力而发生变化。
另外，当在具有图1至3所示结构的存储单元MC上形成保护薄膜时，也会出现类似的问题。就是说，当如同在传统的例子中所作的那样，用等离子体CVD(化学汽相淀积)法在约300℃至约400℃的衬底温度下形成氮化硅薄膜(Si3N4)时，铁电电容元件Cf退化，以致铁电存储器件的可靠性明显降低。
因此，应该如何形成铁电存储器件的结构，以及如何形成铁电电容元件Cf的上电极及其下电极便成了问题。
作为铁电存储器件的电极材料，根据其结构和制造方法采用了不同的材料。
例如，在日本公开让公众审查的专利申请(JP-A-平2-94571)中，栅极起上电极作用，并用钨作为栅极用的电极材料。
另外，在日本公开让公众审查的专利申请(JP-A-平4-206869)中描述了采用含有过渡金属作为下电极和上电极主要成分之一的导电氧化物薄膜。
在日本公开让公众审查的专利申请(JP-A-平4-6867)中，在下电极和扩散层之间使用氧化硅薄膜和氮化硅薄膜，以改善击穿电压。在这个例子中，下电极包括铂(Pt)，而上电极包括多晶硅。
在日本公开让公众审查的专利申请(JP-A-平4-232973)中，在扩散层表面上形成含有高熔点金属作为主要成分的硅化物薄膜，并用作下电极。上电极用铝(Al)形成。
另外，在日本公开让公众审查的专利申请(JP-A-平9-82914)中，描述了一种铁电存储器件，其中针形接点和下电极是作为一个单元形成的，以防止针形接点的下部分通过阻挡层被氧化，变成高电阻。在这个传统的例子中，用Ti,TiN,Pt,Ru,Ir以及含有它们的合金，或者Ru或Ir的导电氧化物作为阻挡层。另外，用Pt、Ru和Ir、包含这些金属的合金或者Ru和Ir的导电的氧化物作为下电极的针形接点。至于上电极则没有解释。另外，布线层包括铝合金，并通过层间绝缘薄膜在上电极上形成。
本发明的一个目的是提供一种铁电存储器件，其中阻止了布线层形成后的加热过程引起的铁电电容元件的退化。
本发明的另一个目的是提供一种铁电存储器件，其中可以改善存储数据保持特性的可靠性和数据重写的寿命。
本发明的再一个目的是提供一种制造上述铁电存储器件的方法。
为了实现本发明的一个方面，铁电存储器件包括通过半导体衬底上的绝缘薄膜形成的铁电电容元件。所述铁电电容元件包括下电极、在下电极上形成的铁电薄膜以及在铁电薄膜上形成的上电极。所述上电极具有叠层结构，后者含有与所述铁电薄膜连接的第一金属的导电氧化物层。
所述第一金属最好是铱(Ir)，而导电氧化物层最好是氧化铱(IrO2)层。在这种情况下，上电极的叠层结构最好用导电氧化物层和铱层或铂层形成。另外，与布线层连接的上电极的叠层结构的顶层最好是铱层或铂层。
所述铁电存储器件还可以包括通过绝缘薄膜在铁电电容元件上形成的并与上电极连接的布线层，并且所述布线层的底层可以由钨层或金属硅化物层形成。在这种情况下，离上电极2μm以内的作为布线层一部分的底层由钨层或金属硅化物层形成。另外，布线层可以由含铝并层叠在钨层或金属硅化物层上的氮化钛层和合金层形成。另外，金属硅化物层最好是硅化钨(WSix)层。
为了实现本发明的另一个方面，铁电存储器件包括在半导体衬底上通过第一绝缘薄膜形成的铁电电容元件以及在铁电电容元件上通过第二绝缘薄膜形成的布线层。铁电电容元件包括下电极、在下电极上形成的铁电薄膜、以及在铁电薄膜上形成并与布线层连接的上电极。布线层具有叠层结构，后者具有钨层或金属硅化物层作为底层。
为了实现本发明的再一个方面，铁电存储器件的制造方法包括
通过绝缘薄膜在半导体衬底上形成铁电电容元件，后者包括下电极、上电极和铁电薄膜，所述铁电薄膜被夹在上电极和下电极之间；在铁电电容元件上形成保护薄膜；在保护薄膜上设置穿通到上电极的接触孔；以及在接触孔内和保护薄膜上形成金属硅化物层或钨层。
图1是举例说明传统铁电存储器件的平面图；图2是沿着图1的线a-a’截取的铁电存储器件的剖面图；图3是沿着图1的线b-b’截取的铁电存储器件的剖面图；图4是举例说明图1的铁电存储器件的等效电路的电路图；图5是举例说明铁电物质的极化特性的曲线图；图6A至6C是制造过程中传统铁电存储器件的剖面图；图7是举例说明本发明的铁电存储器件的结构的平面图；图8是沿着图7的线a-a’截取的铁电存储器件的剖面图；图9是沿着图7的线b-b’截取的铁电存储器件的剖面图；图10A至10C及11A至11C是在本发明制造方法中铁电存储器件的剖面图；图12是举例说明铁电物质极化特性的曲线图；图13是举例说明用于铁电物质极化特性的测量试验的电压脉冲序列的示意图；图14是举例说明按照本发明一个实施例的铁电存储器件退火前、后剩余极化特性变化的示意图；图15是举例说明按照本发明的所述实施例的铁电存储器件退化的示意图；图16是举例说明传统的铁电存储器件退火前、后剩余极化特性变化的示意图；图17是举例说明铁电存储器件一个例子的平面图，用以说明按照本发明的所述实施例的铁电存储器件的效果；图18是沿着图17的线b-b’截取的铁电存储器件的剖面图19A至19C是举例说明制造过程中图17的铁电存储器件的剖面图；图20是举例说明退火前、后图17的铁电存储器件的剩余极化特性变化的示意图；图21是举例说明按照本发明另一个实施例的铁电存储器件的平面图；图22是沿着图21的线b-b’截取的铁电存储器件的剖面图；图23是举例说明图21的铁电存储器的测量数据的示意图；图24是举例说明退火前、后图17的铁电存储器件剩余极化特性变化的示意图；图25是举例说明本发明的铁电存储器的测量数据的曲线图；图26是举例说明本发明的铁电存储器的另一组测量数据的曲线图；以及图27是举例说明按照本发明的铁电存储器件的特定实施例的剖面图。
下面将参照附图描述本发明的铁电存储器件。
图7表示按照本发明第一实施例的铁电存储器件的平面图。图8表示沿着图7的线a-a’截取的该铁电存储器件的剖面图；而图9表示沿着图7的线b-b’截取的该铁电存储器件的剖面图。
该铁电存储器件包括半导体衬底1、从半导体衬底1往上设置的存储单元晶体管Tr和铁电电容元件Cf，以及设置在铁电电容元件Cf上的SiO2保护薄膜9。
铁电电容元件Cf包括下电极3、上电极5和夹在它们中间的铁电薄膜4。在保护薄膜9上形成穿通到上电极5的接触孔。铁电电容元件Cf和存储单元晶体管Tr通过接触孔电连接到布线层10。如图7和图8所示，在这个实施例中，位线用布线层6形成。
在这个实施例中，作为位线的布线层6和与上电极5连接的布线层10包括诸如硅化钨(WSix)层的金属硅化物层。或者，布线层6和10可以具有叠层结构，后者包括金属硅化物层和金属硅化物层上的含有铝(Al)或氮化钛(TiN)作为主要成分的层。以另一种方式，布线层6和10可以包括钨(W)层或者可以具有叠层结构，后者包括钨(W)层或含有铝(AL)或氮化钛(TiN)作为主要成分的层。
如上所述，作为铁电电容元件Cf的上电极而要求的性能是与对布线层10所要求的不同的。因此，不能用同一种材料作为上电极5和布线层10。为了达到稳定上电极5和布线层10之间的界面的目的，并实现良好的电容特性，上电极最好包括IrO2或Ir作为主要成分。为了阻止由布线层形成后加热造成的铁电电容元件Cf在对SiO2的适应性和减小与Si的接触电阻方面的退化，最好用WSix作为布线层10的金属硅化物。
为了使用具有低电阻率的Al作为布线层，最好用TiN层作为Al层和Si层之间的阻挡薄膜，并用WSix层作为TiN层下面的下层。就是说，布线层最好采用从底层起包括WSix层、TiN层、Al层和TiN层的布线结构。用作顶层的TiN层是防反射层。采用上电极5和布线层10的结合，就可以抑制布线层6和10形成后热处理造成的铁电电容元件Cf的退化。
接着将利用图10A至10C和11A至11C中所示的过程剖面图来描述本实施例中铁电存储器件的制造方法。
如图10A所示，在用与一般MOS(金属一氧化物-半导体)晶体管相同的制造方法形成存储单元晶体管Tr之后，形成氧化硅薄膜9-1作为第一层间绝缘薄膜。
此后，如图10B所示，用下列方法形成铁电电容元件Cf。首先，在氧化硅薄膜9-1上形成下电极3，然后，在下电极3上形成铁电薄膜4。下电极3用的材料是贵金属，诸如Pt,Ir和Ru，或导电的氧化物，诸如IrO2和RuO2，而且一般用溅射方法形成。最好用PbZrxTi1-xO3或SrBi2Ta2O9作为铁电薄膜材料，因为它们在正常温度下达到作为铁电存储器件所必需的剩余极化值。PbZrxTi1-xO3或SrBi2Ta2O9用溅射法、溶胶-凝胶法和CVD法形成。此后，如图10C所示，电容元件Cf的上电极5用溅射法形成。
接着，如图11A所示，在淀积诸如氧化硅薄膜的绝缘薄膜以便形成保护薄膜9之后，形成穿通到上电极5的接触孔21。
此外，如图11B所示，形成穿通到扩散层的接触孔22。
接着，用诸如溅射法和CVD法等方法形成作为布线层10的金属硅化物层或钨(W)层。然后，将布线层做成图案。或者，可以在金属硅化物层或钨(W)层上用溅射法或CVD法淀积含有铝(Al)或氮化钛(TiN)作为主要成分的层，以便形成叠层结构。然后，将布线层10做成图案。此时，可以同时形成布线层6。
此后，如上所述，为了MOS晶体管Tr的特性，在从300℃至500℃范围内的温度下进行退火处理。
图27表示按照本发明第二实施例的铁电存储器件的剖面图。在这个实施例中，铁电电容元件Cf的下电极3通过多晶硅针形接点16与扩散层8连接。上电极5与布线层10连接，后者起板线作用。布线层10包括金属硅化物层11和其中层叠了Al层和TiN层的层12。最好用WSix层作为金属硅化物层。这是因为WSix层可以抑制布线层6形成后热处理所造成的铁电电容元件的退化，而且可以改善对SiO2的适应性和减小与Si层的接触电阻。最好用Ir层或者从底层起层叠IrO2层和Ir层或Pt层的叠层结构作为上电极5。这是因为可以在上电极5和布线层10之间形成稳定的界面，以便获得良好的电容特性。
采用这样的结构，即使在布线层10形成后进行热处理，电容特性也永远不退化。另外，与第一实施例相比，可以减小单元的面积，可以利用具有低电阻的Al层作为板线。因此，可以提高操作速度。
下面将详细描述本发明的铁电存储器件。但是，本发明不限于此。
图7是按照本发明第一实施例的铁电存储器件的平面图。图8表示沿着图7的线a-a’截取的铁电存储器件的剖面图，而图9表示沿着图7的线b-b’截取的铁电存储器件的剖面图。
形成具有下电极3、铁电薄膜4和上电极5的铁电电容元件Cf。下电极3是在层间绝缘薄膜9上形成的并从底层起包括Ti层和Pt层，而层间绝缘薄膜9是在形成于半导体衬底上的场效应晶体管Tr上形成的。铁电薄膜包括PZT层。上电极5从底层起依次包括IrO2层和Ir层。之所以在IrO2层上层叠Ir层，是要防止与上电极5接触的布线层材料被IrO2氧化、使得上电极5和布线层10之间的接触电阻增大。
形成穿通到铁电电容元件Cf的上电极5和场效应晶体管Tr的扩散层8的接触孔，以便将场效应晶体管Tr与铁电电容元件Cf电连接。铁电电容元件Cf的上电极5和场效应晶体管Tr的一个扩散层8由布线层10通过所述接触孔实现电气连接。另外，场效应晶体管Tr的另一个扩散层8通过另一个接触孔与作为位线的布线层6连接。
作为布线层10的材料，从底层起依次使用WSi2.4,TiN,Al,TiN。作为从底层算起的第二层的TiN层是阻挡层，用以防止Al和Si的相互扩散。WSi2.4层在对SiO2的适应性方面是很优秀的，因此可以减小与Si的接触电阻。作为顶层，TiN层是防反射薄膜。
现将参照图10A至10C描述本实施例中铁电存储器件的制造方法。
如图10A所示，按照传统的LSI(大规模集成电路)制造方法形成包括栅极7和p型半导体衬底1上的扩散层8的场效应晶体管Tr。用LPCVD(低压化学汽相淀积法)在整个半导体衬底上淀积SiO2层间绝缘薄膜9-1。然后，用CMP(化学机械抛光)法将半导体衬底表面整平。
如图10B所示，淀积具有20纳米薄膜厚度的Ti层，作为下电极3和SiO2层间绝缘薄膜之间的适配层，然后用直流溅射法淀积作为下电极3的200纳米薄膜厚度的Pt层。此后，用溶胶-凝胶法形成具有300纳米薄膜厚度的PZT层。Pb(CH3COO)2,Zr(OC2H5)4及Ti(i-OC3H7)4混合溶液用作PZT薄膜的起动原料。混合溶液的Pb∶Zr∶Ti摩尔比为1.15∶0.53∶0.47，而混合溶液中Pb的浓度为0.6mol/l摩尔/公升)。把该混合溶液旋涂在Pt层上之后，在250℃下在氮气气氛中进行15分钟烘干处理。另外，在600℃下氧气气氛中进行10分钟的焙烧处理。从旋涂工艺过程到焙烧工艺过程的所有工艺过程重复3次，便形成具有300纳米薄膜厚度的PZT层。此后，利用光刻胶作为掩膜将PZT/Pt/Ti叠层结构(这表明从底层起依次层叠Ti层、Pt层和PZT层，下同)做成图案，以形成下电极3。
此后，如图10C所示，依次层叠150纳米薄膜厚度的IrO2层和50纳米薄膜厚度的Ir层，并利用光刻胶薄膜作为掩膜把Ir/IrO2叠层结构做成图案，以产生上电极5。
接着，如图11A所示，用O3-TEOSCVD法在半导体衬底表面上淀积SiO2层间绝缘薄膜作为保护薄膜9的一部分，使之具有400纳米的薄膜厚度。通过利用CF4气体作蚀刻气体的RIE(反应离子蚀刻)法并且利用光刻胶作为掩膜形成穿通到铁电电容元件Cf的上电极5的接触孔21。
如图11B所示，形成接触孔21后，在600℃下在氧气氛中进行10分钟的退火处理，以便能够消除蚀刻接触孔21时在铁电电容元件Cf中引起的损害。随后，利用CHF3气体作蚀刻气体以RIE法形成穿通到晶体管Tr的扩散层8的接触孔22。
此后，用直流溅射法淀积用于布线层6和10的WSi2.4薄膜，使之具有50纳米的薄膜厚度。即使在600℃氧气气氛中进行的退火过程，作为上电极5形成的Ir薄膜也几乎不被氧化。但是，Ir层的表面被轻微地氧化。因为Ir即使氧化了也是导电的，所以，氧化的Ir本身并不会起引起接触导电故障的作用。但是，当上电极5的Ir层表面通过退火过程而氧化时，作为布线层10与Ir层接触的WSi2.4层在随后的工艺过程中被热处理过程氧化。结果，Ir/WSi2.4层界面电阻变高。因此，最好在淀积WSi2.4层之前通过利用CHF3气体作为反应气体的干蚀刻法蚀刻Ir层表面。结果，便可以避免上述问题。在本实施例中WSix的目标成分是WSi2.7，但淀积的WSix层的成分是WSi2.4。
随后，如图11C所示，利用Ar气和N2气的混合气体进行Ti的反应溅射过程，淀积TiN层，使之具有100纳米的薄膜厚度。另外，依次淀积具有550纳米薄膜厚度的Al层以及作为防反射薄膜的具30纳米薄膜厚度的TiN层。随后，通过利用Cl2气体作为蚀刻气体的RIE法并利用光刻胶薄膜作为掩膜，将布线层10做成图案。
本发明者对其中以这种方式形成布线层的铁电存储器件进行在400℃下氮气气氛中持续30分钟的退火过程，并且测量了退火过程前、后PZT电容中转换电荷量的变化。如图12所示，转换电荷量表示铁电电容元件的反型电荷量和非反型电荷量。当剩余极化值大时，铁电存储器件储存数据的保持特性优异，剩余极化值是反型电荷量与非反型电荷量之差。因此，可以说大的剩余极化值是铁电电容元件Cf所希望的特性。
转换电荷是通过把图13所示的脉冲序列加在铁电电容元件Cf的上电极5和下电极3之间来测量的。响应第一个脉冲，该铁电电容元件Cf被置于图12所示的极化状态B，而响应第二个脉冲被置于极化状态D。同时，测量反型电荷量。然后，施加第三个脉冲，测量非反型电荷量。施加脉冲的持续时间为3微秒，而脉冲间隔为1秒。该测量用的PZT电容量Cf具有上电极5，其矩形尺寸是水平方向3微米，垂直方向3微米。大约1000个同样尺寸的样本平行排列，以便减小噪声的影响，然后进行测量。在晶片表面5个点上测量退火过程前、后PZT电容元件Cf中反型电荷量和非反型电荷量之差，亦即剩余极化值。
测量结果示于图14的垂直轴。如图14所示，说的更确切些，剩余极化值在退火过程前、后没有太大的变化，并且，所述剩余极化呈现约为19μC/cm2(微库仑/平方厘米)的大值。
另外，图15表示上述电容元件退火之后的疲劳特性的测量结果。所述疲劳特性是通过在预定的周期数期间施加方波脉冲、然后测量每个周期后的转换电荷量来测量的。如图15所示，即使退火过程之后疲劳特性仍旧良好。108个周期后剩余极化值的减小只等于或小于初始值15％。
另外，测量退火处理后布线层10和上电极5、下电极3以及扩散层8中每一个之间的接触电阻。被测的具有0.8微米×0.8微米尺寸的接触电阻全都等于或小于10Ω，表明特性良好。
另一方面，制备了传统的PZT电容元件Cf，使之具有TiN/Al/TiN/Ti结构的传统的布线层10，与按照本发明的具有TiN/Al/TiN/WSix结构的布线层的不同。在形成布线层10后测量退火过程前、后传统的PZT电容元件Cf的剩余极化值。
测量结果示于图16的垂直轴上。如图16所示，在具有TiN/Al/TiN/Ti结构的布线层10的情况下，退火过程后剩余极化值明显降低到1μC/cm2以下。就是说，作为铁电电容元件特性退化是明显的。
在利用传统布线结构的情况下这种退化的原因尚不清楚。但是，主要可以考虑下列原因。就是说，布线层中所含的诸如Ti原子和Al原子等杂质以及布线层材料通过退火过程扩散到PZT薄膜，并且与PZT发生化学反应，改变了PZT薄膜的晶体结构。或者，热处理使布线层产生温度应力，致使PZT薄膜的晶体结构发生变化。因此，可以认为，本发明中使用的WSix层防止布线层材料的扩散并释放薄膜的应力。不管WSix层具有防止布线层材料扩散的作用还是具有释放薄膜应力的作用，都必须把WSix层作为布线层中的底层形成。这样，就可以抑制布线层形成后PZT电容极化特性的退化。
本发明者制备了其布线层结构不是本发明的TiN/Al/TiN/WSix，而是TiN/Al/TiN/WSix/Ti的PZT电容元件。但是，在此情况下，已经证实，剩余极化值通过退火处理明显地降低到1μC/cm2以下，与图16所示情况相似。
本发明者考虑，甚至在其中只有上电极上一个区域被WSix层所覆盖的铁电电容元件中也能获得WSix层的上述效果。这样，本发明者制备了具有图17和图18所示结构的铁电电容元件。图17是该铁电电容元件的平面图，而图18是该铁电电容元件沿着线b-b’截取的剖面图。在图17和18中，通过电容SiO2覆盖保护薄膜，WSi2.4层存在于PZT电容元件Cf的上电极5一个区域中。
布线层10包括从底层起的Ti,TiN,Al和TiN的叠层结构。这样一种结构可以用下列方法形成。就是说，用溅射法形成WSi2.4层，然后用RIE法把所述WSi2.4层做成图案，使之具有与PZT电容的上电极相同的图案。随后，在如图19A至19C所示的制造过程中，从底部起依次淀积Ti,TiN,Al和TiN层。
但是，当布线层10像这种情况包括TiN/Al/TiN/Ti时，如图20所示，剩余极化值通过退火过程减小到约5μC/cm2。这个结果表明，只有电容元件Cf上的区域被WSix层所覆盖，在抑制PZT电容极化特性由于退火过程而退化方面不能获得足够的效果。因此，可以认为，PZT电容元件Cf不仅受直接存在于电容元件Cf上面的布线层影响，而且受存在于其它区域的布线层影响。
为了检验是否消除了退火过程对PZT电容极化特性的不良影响，本发明者生产了具有图21和图22所示结构的电容元件。这样，本发明者检查，当包括TiN/Al/TiN/Ti的传统的布线层存在于PZT电容元件附近时，如果布线层与PZT电容隔开一段距离，是否可以防止这种不良影响。图21是PZT电容元件的平面图，而图22是该PZT电容元件沿着图21线b-b’截取的剖面图。
布线层13存在于铁电电容元件Cf的上电极5上，并像上电极5一样具有Ir(150纳米)/IrO2(50纳米)的结构。因此，布线层永远不会通过退火过程对PZT电容元件造成任何不良影响。
布线层10包括TiN/Al/TiN/Ti，并与PZT电容元件Cf的上电极5隔开一段距离d。
图23表示当在水平轴上取距离d时退火过程后PZT电容元件Cf的剩余极化值。正如从图23所看到的，当布线层10具有包括TiN/Al/TiN/Ti的传统布线结构时，若布线层10出现在离PZT电容元件Cf约2μm以内，则对退火过程后PZT电容极化特性产生明显的不良影响。因此，布线层存在于PZT电容元件Cf的上电极5附近(在约2μm内)，并由TiN/Al/TiN/Ti构成是不合适的。因此，最好形成WSix的底层。
在日本公开让公众审查的专利申请(JPA-平2-232973)、日本公开让公众审查的专利申请(JP-A-平8-17822)中描述了一个其中铁电电容元件Cf的上电极由金属硅化物形成的例子。但是，可以认为，即使上电极5是由金属硅化物形成的，也并未抑制布线层材料通过退火过程扩散进入铁电薄膜，或者，并未释放布线层10的温度应力。这是因为，可以认为为了抑制扩散和缓和温度应力，在布线层10和PZT电容元件Cf之间必须存在金属硅化物层。另外，可以认为，即使上电极5是由金属硅化物形成的，也难以充分抑制可能是由于退火过程使布线层材料扩散或温度应力造成的PZT电容极化特性的退化。这是因为退火过程造成的PZT电容极化特性退化，如上所述，除了布线层直接就在电容元件Cf的上面之外，还由于布线层存在于离电容元件Cf大约2微米以内。
另外，当下电极子由金属硅化物形成时，PZT薄膜和下电极之间界面上的下电极材料由于在下电极3上形成PZT薄膜时在氧气气氛中的退火过程而被氧化，使得在PZT与下电极之间形成介电常数低的绝缘层。结果，无法得到作为铁电电容元件的良好的极化特性。
另外，当上电极5由金属硅化物形成时，上电极5形成之后，不能进行使上电极与PZT薄膜之间的界面稳定的氧退火处理。另外，当形成的穿通到上电极接触孔时，不能进行消除加在PZT薄膜上的损害的氧退火处理。这是因为，当进行氧退火处理时，金属硅化物被氧化，使得难以建立与布线层的导电状态。或者，在上电极与PZT薄膜之间的界面上形成介电常数低的绝缘层，以致无法获得作为铁电电容的良好的极化特性。由于这些原因，在铁电电容元件Cf中用金属硅化物形成上电极和下电极是不适当的。正如已经描述的，上电极和下电极最好包括具有耐氧化性能的贵金属或导电氧化物。
另一方面，当制造具有不是本发明中的Ir/IrO2而是传统例子中的Pt的上电极5的PZT电容元件时，即使像本发明一样布线层10包括TiN/Al/TiN/WSix，如图24所示，退火过程后PZT电容特性也明显退化。就是说，剩余极化值降低到1μC/cm2以下。在此情况下，Pt层与IrO2层以及Ir层叠在一起。以形成上电极5是没有问题的。
因此，可以认为布线层材料的扩散或温度应力是退火过程造成退化的原因。这样，正如在本发明中，通过用含Ir或IrO2作为主要成分的材料形成上电极，并利用WSix形成与铁电电容元件Cf连接的布线层10的底层，以及靠近铁电电容元件Cf的一部分布线层10，就能有效地抑制退化。
现将参照图27描述按照本发明第二实施例的铁电存储器件。在这个实施例中，图9所示的布线层10包括TiN(30纳米)/Al(50纳米)/TiN(100纳米)/W(50纳米)。在形成布线层并进行退火处理之后，测量了像第一实施例一样制造的铁电电容元件Cf的转换电荷。
图25表示晶片表面上的5个点上电容的测量结果。如图25所示，即使布线层10的底层由W形成，退火过程后剩余极化值仍保持17μC/cm2。因此，PZT电容极化特性的退化是小的。
接着，参照附图描述按照本发明第三实施例的铁电存储器件。在这个实施例中，用薄膜厚度200纳米的WSi2.5层作为图9所示的布线层10。像在第一实施例中一样制造铁电电容元件Cf后，形成接触孔21。此后，用直流溅射法淀积WSi2.5层，并用RIE法把该WSi2.5层做成图案。用等离子体CVD(化学汽相淀积)法在WSi2.5层上形成SiON薄膜作为保护层，使之具有1微米的薄膜厚度。随后，在400℃下在氮气气氛中退火30分钟。在WSi淀积过程和退火过程后，测量用这样的方法形成的铁电电容元件Cf的转换电荷。
图26表示在晶片表面上5个点上电容元件的测量结果。即使形成了保护层并进行了退火处理，根本看不到剩余极化值的退化，偏差也减小了。
本发明的第一个效果是改善了铁电存储器件的可靠性。在形成布线层后，进行热处理以减小场效应晶体管Tr的阈值的偏差，并进行热处理以便在布线层上形成保护薄膜。但是，可以抑制布线层材料扩散进入上电极，并抑制热处理和退火过程造成的布线层温度应力引起的铁电电容元件剩余极化值的减小。因此，可以改善数据重写寿命和储存数据保持特性。
本发明的第二个效果是改善铁电存储器件制造中的产出率。因为铁电电容元件Cf的剩余极化值变高了，所以，数据读出操作时的余裕变大了。
权利要求
1．一种铁电存储器件，它包括通过绝缘薄膜在半导体衬底上形成的铁电电容元件，所述铁电电容元件包括下电极；在所述下电极上形成的铁电薄膜；以及在所述铁电薄膜上形成的上电极；以及所述上电极具有叠层结构，后者含有与所述铁电薄膜连接的第一金属的导电氧化物层。
2．按照权利要求1的铁电存储器件，其特征在于所述第一金属是铱(Ir)，而所述导电氧化物层是氧化铱(IrO2)层。
3．按照权利要求2的铁电存储器件，其特征在于所述上电极的所述叠层结构由所述导电氧化物层和铱层或铂层形成。
4．按照权利要求2的铁电存储器件，其特征在于与所述布线层连接的所述上电极的叠层结构的顶层是铱层或铂层。
5．按照权利要求1至4中任何一个的铁电存储器件，其特征在于所述铁电存储器件还包括通过绝缘薄膜在所述铁电电容元件上形成的并与所述上电极连接的布线层，
所述布线层的底层可以由钨层或金属硅化物层形成。
6．按照权利要求5的铁电存储器件，其特征在于离所述上电极2微米以内的所述布线层的一部分的所述底层由钨层或金属硅化物层形成。
7．按照权利要求5的铁电存储器件，其特征在于所述布线层由氮化钛层和含铝合金层形成，并被层叠在所述钨层或所述金属硅化物层上。
8．按照权利要求5或6的铁电存储器件，其特征在于所述金属硅化物层是硅化钨(WSix)层。
9．一种铁电存储器件，它包括通过第一绝缘薄膜在半导体衬底上形成的铁电电容元件；以及通过第二绝缘薄膜在所述铁电电容元件上形成的布线层，所述铁电电容元件包括下电极；在所述下电极上形成的铁电薄膜；以及在所述铁电薄膜上形成并与所述布线层连接的上电极；以及所述布线层具有叠层结构，后者具有钨层或金属硅化物层作为底层。
10．按照权利要求9的铁电存储器件，其特征在于所述上电极具有叠层结构，后者包括作为底层的第一金属的导电氧化物层。
11．按照权利要求9或10的铁电存储器件，其特征在于所述第一金属是铱(Ir)，而所述导电氧化物层是氧化铱(IrO2)层。
12．按照权利要求11的铁电存储器件，其特征在于所述上电极的所述叠层结构由所述导电氧化物层和铱层或铂层形成。
13．按照权利要求11的铁电存储器件，其特征在于与所述布线层连接的所述上电极的叠层结构的顶层是铱层或铂层。
14．按照权利要求9的铁电存储器件，其特征在于所述布线层离所述上电极2μm以内的部分的所述底层由钨层或金属硅化物层形成。
15．按照权利要求14的铁电存储器件，其特征在于所述布线层由氮化钛层和含铝合金层形成，并被层叠在所述钨层或所述金属硅化物层上。
16．按照权利要求9的铁电存储器件，其特征在于所述金属硅化物层是硅化钨(WSix)层。
17．按照权利要求9的铁电存储器件，其特征在于所述铁电电容元件的所述铁电薄膜是PtZrxTi1-xO3或者SrBi2(TaxNb2-x)2O9。
18．一种制造铁电存储器件的方法，它包括通过绝缘薄膜在半导体衬底上形成铁电电容元件，后者包括下电极、上电极和夹在所述上电极和所述下电极之间的铁电薄膜；在所述铁电电容元件上形成保护薄膜；在所述保护薄膜上设置穿通到所述上电极的接触孔；以及在所述接触孔内和所述保护薄膜上形成金属硅化物层或钨层。
19．按照权利要求18的方法，其特征在于还包括在形成所述金属硅化物层或所述钨(W)层的步骤之前，蚀刻所述上电极或下电极的表面层。
20．按照权利要求18的方法，其特征在于还包括在形成所述金属硅化物层或所述钨层的步骤之后，形成含有铝、钛或氮化钛作为主要成分的布线层。
全文摘要
一种铁电存储器件包括通过绝缘薄膜(9)在半导体衬底(1)上形成的铁电电容元件。该铁电电容元件包括下电极(3)、在下电极上形成的铁电薄膜(4),以及在铁电薄膜上形成的上电极(5)。上电极具有叠层结构,后者含有与所述铁电薄膜连接的第一金属的导电氧化物层。
文档编号H01L29/788GK1232294SQ99105008
公开日1999年10月20日 申请日期1999年4月8日 优先权日1998年4月8日
发明者筱原壮太, 加藤有光, 天沼一志, 竹内常雄, 村尾幸信, 林喜宏 申请人:日本电气株式会社