专利名称：采用环形器件的字线驱动电路的制作方法
技术领域：
本发明涉及到半导体集成电路，更具体地说是涉及到半导体存储器中的半导体器件的布局。
在半导体集成电路的设计中，有二个考虑非常重要工作性能和集成电路(IC)即“芯片”中面积的节省。许多提供了出色性能的电路设计，由于“面积代价”，亦即实现电路设计所需的IC上布局面积的增大，而必须舍弃。相反，IC面积得到了明显减小的电路设计，常常由于运行性能不好而被舍弃。IC电路设计中的许多专利进展是那些为了满足这些性能和面积节省的看似矛盾的目的而引进了新的示例和方法的专利。
在存储器IC，特别是动态随机存取存储器(DRAM)电路的设计和布局中，使性能最高而又节省IC面积是非常重要的。这些电路中有存储器的字线驱动电路。字线驱动电路的主要功能是借助于提高或降低字线上的电压而激活选定的存储单元。字线是一种导体，其长度要长，以便延伸跨越存储器阵列的全部或主要部分，从而对多达数千个存储单元进行存取。字线的长度很长，而且用作大量存储单元的栅导体，使得字线的电容很大。因而，为了在信号电平之间驱动字线，字线驱动电路必须提供大电流。在每个新一代的DRAM中，不断地希望提高集成规模，这就要求字线导体延伸得比以前成比例地更长并用于更多的存储单元。因此，增大了的字线电容就要求字线驱动电路具有更高的器件效率。
IC，特别是DRAM的集成规模的不断提高，要求存储器阵列由极大数量的字线构成，通常是每个阵列数千条字线。此外，为了更有效地利用IC面积，希望在多个存储单元中构成可用的IC阵列，每个存储单元包括一个分立的存储器阵列。必须为存储器阵列的数千条字线的每一条提供字线驱动电路。因此，字线驱动电路所要求的面积就成为对IC面积利用的关键限制。从而需要一种提供优越工作性能同时比现有布局更少占据IC面积的字线驱动电路布局。
为了说明本发明的背景，
图1示出了由隔离栅场效应晶体管(IGFET)10构成的简单字线驱动器的布局。参照图1，IGFET 10包括半导体衬底中的有源区(AA1)和沿y方向跨越有源区AA1的栅导体14。在栅导体14的二侧是源(S)和漏(D)。
为了通过字线驱动器提供所希望的高电流容许能力，IGFET 10的宽度对长度的比率(W／L)应该大。如从图1显见，IGFET 10的宽度12是栅导体14在有源区AA1上沿y方向(从图1的顶部到底部)的长度。栅导体14的宽度决定了IGFET 10的有效长度(Leff)。于是，只能借助于减小栅导体14的宽度(从而减小IGFET 10的Leff)，或借助于增大栅导体14在其上沿y方向延伸的半导体衬底的有源区面积AA1，才能够增大晶体管的W／L比率和电流容许能力。如从图1显见，IGFET 10的直线布局要求有源区AA1沿y方向比较长。因而需要对面积进行更有效的利用。
图2示出了由“二指”型字线驱动电路组成的IGFET 20的布局。在此二指状布局中，栅导体26像叉形接头的插脚22和24那样沿有源区AA2上以平行导体延伸。栅导体26的插脚22和24用作中部已被弯曲以便在二个地方跨越同一有源区AA的直线栅导体。晶体管的源区(S)位于插脚22和24的外面，而漏区(D)位于插脚22和24之间。在图2所示的布局中，有源区AA2沿y方向的范围相对于图1所示的有源区AA1被减小了。但为了适应晶体管元件的平行导体和平行源／漏／源分布，AA2沿x方向的范围相对于AA1(图1)被增大了。因而仍需要一种更能节省面积的字线驱动器布局。
图3示出了本发明之前的但不被认为是现有技术的DRAM IC的字线驱动电路区中的栅导体的物理轮廓图。图3还示出了另一种可能的设计，其中字线驱动电路的栅导体32是单股的。每个栅导体32被“扭动”，亦即在衬底表面上向一侧或另一侧偏离，以便节省IC面积同时增大源和漏接触区34和36以适应接触块的制作。图3所示的布局所要求的有源半导体区AA3沿x方向的范围比图1和2所示的布局中的小，但仍然要求有源区AA3沿y方向长以适应长的栅导体32。
图3所示布局的一个缺点是栅导体上方IC的第一布线层(MO)上的导体必须布置在特别设计的图形中以适应“扭动”，亦即在其中使栅导体偏离。另一个缺点是图3所示的扭动布局导致能够通过每个字线驱动电路的源和漏端子馈送或输出电流的接触点的数目减少。
发生在相继各代DRAM字线驱动电路的设计和布局中的一个问题是p型IGFET器件(PFET)中沟道长度无法按比例缩小。例如，参照图1，对于从第一代(a)中的基本尺度0．25微米到另一代(b)中的基本尺度0．175微米按30％比例缩小的一代DRAM，在代(a)中为0．45微米的PFET的器件长度Leff，只能够按22％的比例缩小到后一代(b)中的0．35微米。在将来的各代中，PFET器件长度的缩小可能比此例子中的还要小。
PFET器件长度Leff沿x方向延伸，x方向是阵列的相邻字线以临界间距隔开的方向。在现有技术DRAM各代中，诸如图2所示的字线驱动器布局，所需的PFET器件长度已容纳了字线驱动电路的“4交错”(stagger-4)布局，并允许4选1译码。在4交错布局中，4个字线驱动电路组成的各个组，在给定的沿x方向的有源区单元中被做成彼此平行。在4交错分布中，第一组4个字线驱动电路堆叠于位于第一组邻近但沿y方向位置不同的离存储器阵列更远的第二组4个电路。
由于这种布局允许字线驱动电路沿y方向的范围保持最小，故维持4交错布局和4选1译码是可取的。但只有当由4个字线驱动电路组成的每个组沿x方向的宽度能够被限制在现有裕度之内时，这才有可能。
在设计一代DRAM时，若字线驱动电路沿x方向的宽度不能被限制在裕度之内，则需要8交错布局。在8交错布局中，各字线驱动电路被平行分布在给定的沿x方向的有源区单元中的二个电路组成的各组中。在8交错分布中，由二个字线驱动电路组成的每个组，与由二个电路组成的第二、第三和第四组堆叠，其中各个组彼此相接但位于离存储器阵列不同的位置。因此，8交错分布使字线驱动电路沿y方向的范围比4交错分布加倍。
如上所述，PFET的器件长度不能线性地按比例缩小。这导致相继各代IC以PFET构成的字线驱动电路沿x方向的范围成比例地增大。因此，不幸的是，由于字线驱动电路沿x方向的范围成比例地增大而使诸如图2或3所示的现有布局分布不能适应小于0．25微米的DRAM各代中的4交错分布。如果没有下面所述的本发明，就可能需要8交错分布。
授予Hsu等人的美国专利No．5567553(“’553专利”)描述了一种设计成栅导体覆盖半导体表面有源区处的器件栅长度比栅导体覆盖浅沟槽隔离(STI)区处的器件栅长度更短的双栅场效应晶体管(FET)。掩模的相边沿图形被用来形成得到有源半导体区上的短的器件栅长度的光刻胶图形。不透明的图形被用来形成得到STI区上的长的栅长度的光刻胶图形。
’553专利中所述的确定器件栅长度根据相对位置而变化的栅导体图形的目的，是获得不管STI区或有源区上的栅的位置而保持相同的器件阈值电压Vt。’553专利既没有指出也没有建议，为了增大器件栅宽度而不增大相邻导体图形组所消耗的IC面积，而在具有不必随位置改变的导体宽度的连续有源半导体区上确定一系列环形栅导体图形。
因此，本发明的一个目的是提供一种减少IC上电路所占据的面积的字线驱动电路的布局。
本发明的另一目的是提供一种能够驱动字线上增大了的电流的字线驱动器的布局。
本发明的再一目的是提供一种适应增大了的器件长度要求的字线驱动电路的布局。
本发明的又一目的是提供一种能够在相继各代DRAM中保持4交错分布的字线驱动电路的布局。
因此，在本发明的一个实施例中，驱动性能增强了的驱动器晶体管的分布包括衬底上的物理不间断的有源半导体区以及多个布置在有源半导体区上的导体图形，其中每个导体图形包括一个或更多个包围器件扩散接触区的环形部分，环形部分形成隔离栅场效应晶体管(IGFET)的栅导体。
图1示出了能够执行字线驱动器功能的简单隔离栅场效应晶体管(IGFET)10的布局。
图2示出了具有“双指状”IGFET部分的字线驱动电路的布局。
图3是物理轮廓图，示出了本发明之前的但在任何法律规范下不认为是现有技术的DRAM IC的字线驱动电路区中的栅导体的布局。
图4示出了本发明的字线驱动电路40的实施例中的栅导体的物理布局。
图5示出了含有多个字线驱动电路的存储器IC区域的布局。
图6是物理轮廓图，示出了本发明一个实施例的布局。
图7a和7b是图5所示字线驱动电路布局的等效电路图。
图4示出了本发明的字线驱动电路40的第一实施例的物理布局。如图4所示，字线驱动电路40包括多个各具有环形栅导体44的环形IGFET器件42、位于环形栅导体44内的漏区46和位于环形栅导体外面的源区48。用于导电耦合环形IGFET器件42的连接导体50，位于各个环形IGFET器件42之间。如将要了解的那样，各个晶体管42的栅导体44的环状形状，导致栅导体长度增大，因此增大了晶体管42的沟道宽度。
参照图5，将更完全地了解此处公开的环形器件的应用和好处。图5是适应多个字线驱动电路的存储器IC的布局的简化示意图。如图5所示，由于一个导体例如导体63的环形栅导体部分66相对于相邻导体例如导体62的环形栅导体部分66有偏离，以致导体63的环形导体部分66直接邻接于另一个导体62的连接导体68，故相邻的导体60、61、62、63彼此靠近。这使得相邻的导体60、61、62、63能够比以前图2所示的现有技术双插脚设计所能得到的更紧地靠在一起，同时仍然不违反最小导体分隔的基本尺度。
图6是物理轮廓图，示出了本发明一个实施例的布局。如图6所示，导体70包括将接触点72包围在位于其中的漏区的环形导体部分71。对有源半导体区中的源区的接触制作在邻近连接导体74的接触点76处。借助于连接导体74，环形导体部分72组成的对78被连接到由环形导体部分组成的其它连续的对78。
各个字线驱动电路中的IGFET器件的环形布局导致每单元有源区中的环形栅导体部分71比图1、2或3所示的布局具有增大了的长度。从而，栅导体部分71的增大了的长度导致形成IGFET的增大的晶体管宽度W。同时，环形栅导体71可以被图形化成明显大于DRAM代的基本尺度的宽度，从而允许PFET器件长度不按比例缩小，而不增大字线驱动电路所要求的有源区的范围。此外，保持了维持所需电流容许能力的有利的晶体管宽度对长度比值(W／L)。而且，如从图6可见，相邻的字线驱动器导体70保持以4F的间距分隔开，这与MO布线层面导体的间距一致，并允许使用驱动电路的4交错分布。
获得了由环形导体部分71引起的IGFET器件的增大了的宽度，而无须增大相邻导体之间的间距(保持在4F)。相对于图2所示的布局，图6所示的字线驱动电路仅仅沿y方向逐步增大(由于连接导体部分74的存在)，而电路79沿x方向的范围明显地减小，从而允许在后续各代IC中保留所希望的4交错分布。因而，得到的字线驱动电路79具有高的电流输出，并沿x和y二个方向节省了有源半导体区。
图7a和7b是图5和6所示字线驱动电路布局的等效电路示意图。如图5和6所示，环形导体IGFET 80排列在对81中。每个IGFET 80具有连接于电源Vpp的端子(例如最好是源端子)和连接于被字线驱动电路驱动的字线的另一个端子(例如最好是漏端子)。在IGFET 80组成的对81之间，是连接导体84，连接导体84最好用与环形导体部分相同的材料，例如多晶硅或最好是硅化钨制成，在图中用R代表。
虽然参照其某些最佳实施例已描述了本发明，但本技术领域熟练人员可以理解，能够作出许多修正和改进而不超越所附权利要求的范围和构思。
权利要求
1．一种增强了驱动能力的驱动晶体管的分布，它包含衬底的物理上不间断的有源半导体区；多个布置在所述有源半导体区上的导体图形，每个所述导体图形包括一个或更多个环形部分，所述环形部分包围器件扩散接触区，所述环形部分还形成绝缘栅场效应晶体管(IGFET)的栅导体。
2．权利要求1的分布，其中所述环形部分由宽度为大约一个最小特征尺寸F的导体图形形成。
3．权利要求1的分布，其中相邻导体图形之间的间距约为4F或更小。
4．权利要求1分布，其中所述多个导体图形包括第一和第二大致平行的导体图形，其中所述第一导体图形的所述环形部分被制作成邻近所述第二导体图形的单股部分，而所述第二导体图形的环形部分被制作成邻近所述第一导体图形的单股部分。
5．权利要求1分布，其中所述一个或更多个环形部分被插入在单股部分之间，所述单股部分形成栅连接的晶体管之间的连接。
6．一种用来提供增强的电流以便在第一和第二数值之间驱动线上的电压的晶体管的分布，它包含衬底的物理上不间断的有源半导体区；由布置在所述有源半导体区上的导体图形的环形部分形成的多个绝缘栅场效应晶体管(IGFET)，所述IGFET具有耦合起来接收线选择电压的串联连接的栅端子以及分别耦合电源和所述线的并联连接的源端子和漏端子。
7．权利要求6的分布，其中所述线包含字线。
8．权利要求6的分布，其中所述导体图形的宽度W大于最小特征尺寸F，而相邻导体图形之间的所述间距为4W或更小。
9．权利要求7的分布，其中所述漏端子制作在所述环形部分内与所述有源半导体区扩散接触。
全文摘要
此处公开了一种增强了驱动性能的晶体管的分布,它包括多个导体图形,其中的导体图形包括包围器件扩散接触的环形部分,且此环形部分形成绝缘栅场效应晶体管(IGFET)的栅导体。
文档编号H01L27/00GK1281251SQ9911045
公开日2001年1月24日 申请日期1999年7月14日 优先权日1999年7月14日
发明者海因茨·霍尼格施密德, 德米特里·奈蒂斯 申请人:国际商业机器公司, 西门子公司