高击穿电压ⅲ-n耗尽型mos电容器的制造方法
【技术领域】
[0001] 本发明的实施例总体上涉及微电子器件，并且更具体地涉及III-N MOS电容器及其 与基于硅的有源器件的集成。
【背景技术】
[0002] 移动计算（例如，智能电话和平板电脑）市场受益于较小的部件形状因子和较低 的功耗。由于智能电话和平板电脑的当前平台解决方案依赖于安装到电路板上的多个封装 集成电路（1C)，因而限制了进一步缩放到更小并且功率效率更高的形状因子。例如，当今 的智能电话除了包括单独的逻辑处理器IC之外，还将包括单独的功率管理IC(PMIC)、射频 IC(RFIC)和WiFi/蓝牙/GPS 1C。片上系统（SoC)架构提供了板级部件集成所不能比拟的 缩放的优势。
[0003] 除了晶体管之外，诸如电容器和感应器的无源器件也是PMIC和RFIC中的关键部 件。在PMIC中，采用电容器作为开关DC-DC转换器中的滤波器和电荷存储元件。在RFIC 中，将电容器用于DC阻塞和匹配网络元件中。当今的常规片上金属-绝缘体-金属（MM) 电容器通常具有IV的最大额定值，并且在强制绝缘体达到更高电压时，绝缘体将被不可逆 地击穿。在PMIC和RFIC应用中，超过IV的电压并非罕见，并且由于对MM电介质的厚度 的限制，因而一些实施方式将多个电容器串联连接（例如，将额定值IV的四个MM电容器 串联耦合来允许进行4V操作）。然而，串联连接MM需要多个互连金属层级和大的电容器 面积。像这样，电容器通常占据PMIC和RFIC的很大部分。在一些实施方式中，芯片面积的 三分之一或更多可能被电容器占据。
【附图说明】
[0004] 将通过示例而非限制的方式来示出本发明的实施例，并且通过结合附图参考以下
【具体实施方式】能够更充分地理解本发明的实施例，附图中：
[0005] 图IA和IB示出了根据实施例的平面III -N MOS电容器的截面图；
[0006] 图2A和2B示出了根据实施例的平面III -N MOS电容器的截面图；
[0007] 图3示出了根据实施例的显示平面III -N MOS电容器的性能数据的实验数据；
[0008] 图4A和4B示出了根据实施例的非平面III -N MOS电容器的等距视图和截面图； [0009] 图5示出了根据实施例的移动计算设备平台的等距视图和移动平台所采用的微 电子器件的示意图；
[0010] 图6示出了根据一个实施例的计算设备的功能框图；
[0011] 图7是根据实施例的示出在同一硅衬底上制作具有基于硅的晶体管的III -N MOS 电容器的方法的流程图。
[0012] 图8、9A、9B、9C、9D、10A、IOB和IOC示出了根据实施例的同一硅衬底上的集成有基 于硅的晶体管的III-N MOS电容器的截面图；以及
[0013] 图11是根据实施例的采用适合于非平面III-N MOS电容器的方式在单晶硅衬底上 生长的III -N半导体晶体的极性的等距示图。
【具体实施方式】
[0014] 在以下描述中，阐述了许多细节，然而，对于本领域中的技术人员而言显而易见的 是，在没有这些具体细节的情况下也可以实践本发明。在一些实例中，公知的方法和设备以 框图的形式而不是以细节的形式示出，以避免使本发明难以理解。在整个说明书中，对"实 施例"的引用表示结合实施例所描述的特定特征、结构、功能或特性包括在本发明的至少一 个实施例中。因此，在整个说明书中，在各处出现的短语"在实施例中"不一定指代本发明 的同一个实施例。此外，特定特征、结构、功能或特性可以采用任何适合的方式组合在一个 或多个实施例中。例如，第一实施例可以与第二实施例组合，只要未指定这两个实施例是互 斥的。
[0015] 术语"耦合"和"连接"及其衍生词在本文中可以用于描述部件之间的结构关系。 应该理解，这些术语并不是要作为彼此的同义词。相反，在特定实施例中，"连接"可以用于 指示两个或更多元件彼此直接物理接触或电接触。"耦合"可以用于指示两个或更多元件彼 此直接或间接地（其间具有其它中间元件）物理接触或电接触，和/或指示两个或更多元 件彼此配合或相互作用（例如，如在因果关系中）。
[0016] 如本文中使用的术语"在…之上"、"在…之下"、"在….之间"和"在…上"指的是 一个材料层或部件相对于其它层或部件的相对位置。像这样，例如，设置在一个层之上或 之下的另一个层可以与该层直接接触或可以具有一个或多个中间层。此外，设置在两个层 之间的一个层可以与这两个层直接接触或可以具有一个或多个中间层。相比之下，第二层 "上"的第一层与该第二层直接接触。
[0017] 本文中描述了III-N高电压MOS电容器和集成了这种III-N MOS电容器以实施高电 压和/或高功率电路的SoC解决方案。可以为每个III -N MOS电容器实现4V以上的击穿电 压，这要比硅MOS电容器或MM电容器可能实现的击穿电压高得多，从而在不需要串联耦合 电容器电路的情况下适应RFIC和/或PMIC中出现的较高电压。例如，可以在可能另外需 要四个串联连接的常规MIM电容器的情况下利用单个III-N MOS电容器。对于III-N MOS电 容器具有足够高的电容（例如，是常规MM的电容的至少1/3)的实施例，能够实现电容器 面积的总体减小，从而实现缩小形状因子和/或较高水平的集成。此外，可以通过使用III -N MOS电容器来实现金属化布线的减少（例如，一个金属层级而不是两个金属层级）。
[0018] 在特定实施例中，在将高功率无线数据传输和/或高电压功率管理功能与低功率 CMOS逻辑数据处理集成的SoC架构中采用III-N MOS电容器。III-N MOS电容器可以容纳的 高电压操作可以为无线数据传输应用产生高RF输出功率。高电压能力还使本文中所描述 的III-N MOS电容器适用于利用缩小尺寸的感应元件的DC到DC转换器中的高速开关应用。 由于功率放大应用和DC到DC开关应用都是智能电话、平板电脑和其它移动平台中的关键 功能块，因而本文中所描述的结构可以有利地用于这种设备的SoC解决方案中。
[0019] 在实施例中，III-N MOS电容器是包括GaN层的η型耗尽型器件，在GaN层中，在 低于OV的电容器节点电压下，在GaN层与另一个III-N层的异质界面处形成二维电子气 (2DEG)。与常规硅MOS电容器相比，III-N MOS电容器还具有有利的LCR性质，这至少部分 是由于有效减小电容器端子电阻的高2DEG密度。III-N MOS电容器实施例包括两端子和三 端子设计，其中多个端子与公共电容器节点电压绑定。在其它实施例中，III-N MOS电容器 与IV族晶体管架构单片集成例如，所述IV族晶体管架构例如是作为SoC架构的部分的平面 和非平面硅CMOS晶体管技术。在某些这种实施例中，对硅衬底进行蚀刻，以提供其上形成 GaN层和III-N阻挡层的（111)外延生长晶种表面。沉积高K电介质层，并且制作针对2DEG、 并且位于电介质层之上的接触部。
[0020] III-N MOS电容器的实施例包括平面形式和非平面形式。图IA和IB示出了根据 实施例的平面III-N MOS电容器101的截面图，其中外延GaN层直接设置在硅表面上。图2A 和2B示出了根据实施例的平面III -N MOS电容器201的截面图，其中外延GaN层设置在中间 缓冲层上，所述中间缓冲层设置在硅表面上。图4A和4B示出了根据实施例的非平面III -N MOS电容器401的等距视图和截面图。
[0021] 在实施例中，III-N MOS电容器设置在（001)或（110)硅衬底之上。参考图IA以 及作为沿着图IA中的虚线a-a'所表示的平面截取的截面图的图1B，平面III-N MOS电容 器101设置在（001)硅衬底102之上。III-氮化物的外延生长的质量取决于下层衬底和与 III -氮化物材料之间的晶格失配。诸如GaN之类的III族-氮化物具有晶格常数A相对小 (?3.189A)的纤锌矿晶体结构，并且因此与常规硅衬底的失配较大（对于具有?5.43A 的晶格常数的硅的（001)和（110)平面而言都是?41%)。仅具有3.84A的晶格常数的硅 (111)平面提供与GaN(?17%)的较小失配。因此，可以在（111)硅衬底上外延生长较高 质量的GaN膜。然而，（111)硅衬底更贵，并且实际上当前仅限制于200mm的尺寸。衬底尺 寸的这种限制不仅对于每个制造的器件的成本而言是重要的缺陷，而且阻断了采用最先进 的制造技术形成III -N MOS电容器的可能性，因为用于先进的CMOS处理的装备通常仅被设 计为对CMOS技术的硅FET制造中通常使用的标准尺寸的硅衬底（例如，当前为300mm)进 行操作。
[0022] 在实施例中，III-N MOS电容器设置在（001)或（110)硅衬底之上，并且包括设置 在衬底的（111)硅表面上的GaN层110。对于示例性III-N MOS电容器101，GaN层110设置 在衬底102的形成V形凹槽的蚀刻的表面上。（111)表面相对于衬底的处于（001)平面上 的顶表面倾斜大约55°。例如，可以通过利用例如但不限于KOH溶液的适当的湿化学法进 行蚀刻来暴露（111)表面。设置于（111)表面之上的GaN层110实质上是单晶的，并且尽 管本文中将其称为"单晶"，但是本领域技术人员将领会到，仍然可能存在低水平的晶体缺 陷作为从（111)硅表面引晶的不完美外延生长工艺的人为缺陷。在GaN层110内，存在具 有纤锌矿结构的具体排列，其中c轴垂直于硅（111)平面。GaN层110是非中心对称的，这 表示晶体缺乏反向对称，并且更具体地，{0001}平面是非等同的。通常将GaN{0001}平面 的其中之一称为Ga面（+c极性），并且将另一个称为N面（-C极性）。通常对于平面III -N 族器件，{0001}平面中的一个或另一个更接近衬底表面，并且因此，如果