射频ldmos器件及工艺方法
【技术领域】
[0001] 本发明涉及半导体领域，特别是指一种射频LDM0S器件，本发明还涉及所述射频 LDM0S器件的工艺方法。
【背景技术】
[0002] 射频LDM0S化DM0S laterally Diffused Metal Oxide Semiconductor)器件是半 导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品， 具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和 M0S工艺集成等优点，并且其价格远低于神化嫁器件，是一种非常具有竞争力的功率器件， 被广泛用于GSM、PCS、W-CDMA基站的功率放大器，W及无线广播与核磁共振等方面。
[000引在射频LDM0S的设计过程中，要求大的击穿电压BV和小的导通电阻Rdson，同时， 为获得良好的射频性能，要求其输入电容Cgs和输出电容Cds也要尽可能小，从而减小寄生 电容对器件增益与效率的影响。较高的击穿电压有助于保证器件在实际工作时的稳定性， 如工作电压为50V的射频LDM0S器件，其击穿电压需要达到110V W上。而导通电阻Rdson 则会直接影响到器件射频特性，如增益与效率等特性。为了实现较高的击穿电压（110VW 上），一般射频LDM0S管结构如图1所示，其中1是P型衬底，10是P型外延，11是P型体 区，12是N型漂移区，23是源区，21是漏区。图中最显著的特征是具有两层的法拉第环 (G-Shield) 17,该种两层的法拉第环结构有利于电场更均匀地分布，但是在制造工艺上，两 层法拉第环结构也对应着两次的金属淀积，工艺过程较为复杂。
【发明内容】
[0004] 本发明所要解决的技术问题是提供一种射频LDM0S器件，其具有沟槽型的单层法 拉第环。
[0005] 本发明所要解决的另一技术问题是提供所述射频LDM0S器件的工艺方法。
[0006] 为解决上述问题，本发明所述的射频LDM0S器件，在P型衬底上具有P型外延，所 述P型外延中具有P型体区，W及位于P型体区中的重惨杂P型区和所述射频LDM0S器件 的源区；
[0007] 所述P型外延中还具有轻惨杂漂移区，轻惨杂漂移区中具有所述LDM0S器件的漏 区；
[0008] 所述P型体区与轻惨杂漂移区之间的娃表面具有栅氧及覆盖在栅氧之上的多晶 娃栅极；
[0009] 在P型体区远离轻惨杂漂移区的一侧具有穿通外延层且其底部位于P型衬底的鹤 塞，鹤塞上端连接所述重惨杂P型区；
[0010] 所述轻惨杂漂移区中刻蚀有两个不同尺寸的沟槽，且轻惨杂漂移区和多晶娃栅极 上覆盖氧化娃，氧化娃填满距多晶娃栅极较远的沟槽，不填满距多晶娃栅极较近的沟槽，轻 惨杂漂移区及部分多晶娃栅极上方的氧化娃上覆盖金属形成法拉第环。
[0011] 进一步地，所述的轻惨杂漂移区中的两个不同尺寸的沟槽，其中一个距多晶娃栅 极较近的沟槽，其距离多晶娃栅极侧边沿0. 4~1 y m，沟槽开口宽度0. 4~1. 2 y m ;另一 个沟槽距前述沟槽边沿0. 2~0. 8 y m，沟槽开口宽度0. 4~1. 2 y m ;所述的两沟槽深度为 1000 ~加 OOA。
[0012] 一种射频LDM0S器件的工艺方法，包含如下工艺步骤：
[0013] 第1步，在P型衬底上形成P型外延，生长栅氧并淀积多晶娃后，光刻及刻蚀形成 多晶娃栅极；
[0014] 第2步，利用光刻定义在轻惨杂漂移区的区域进行刻蚀形成两个不同尺寸的沟 槽；
[0015] 第3步，利用光刻胶定义出轻惨杂漂移区，进行一次轻惨杂离子注入；
[0016] 第4步，形成P型体区，并离子注入形成将P型体区引出的重惨杂P型区，W及射 频LDM0S器件的源区及漏区；
[0017] 第5步，整个器件表面淀积氧化层，所述氧化层不填满距多晶娃栅极较近的沟槽， 离多晶娃栅极较远的沟槽完全填满；
[0018] 第6步，淀积金属层并刻蚀，形成法拉第环结构；制作鹤塞。
[0019] 进一步地，所述第2步中，距多晶娃栅极较近的沟槽，其距离多晶娃栅极侧边沿 0. 4~1 y m，沟槽开口宽度0. 4~1. 2 y m ;另一个沟槽距前述沟槽边沿0. 2~0. 8 y m，沟槽 开口宽度0. 4~1. 2 y m ;所述的两沟槽深度为100日~5000A。
[0020] 进一步地，所述第3步中，N型漂移区注入杂质为磯或神，注入能量为50~ SOOKeV，注入剂量为 5x10"~4xl〇i2cm-2。
[0021] 进一步地，所述第4步中，P型体区的形成为两种方式；一种在多晶娃栅极形成之 前通过离子注入及高温推进形成，另一种是通过自对准工艺及高温推进形成；P型体区的 注入杂质为测，注入能量为30~80KeV，注入剂量为lxl〇i 2~lxl〇i4cnT2 ;源区及漏区均为重 惨杂N型区，注入杂质为磯或神，注入能量为200KeV W下，注入剂量为1x10"~lxl〇i6cnT2 ; P型体区中的重惨杂P型区注入杂质为测或二氣化测，注入能量为lOOKeVW下，注入剂量为 lxl〇i3~1又10化細-2。
[0022] 进一步地，所述第5步中，淀积的氧化娃层厚度为1000~4000A。
[0023] 本发明所述的射频LDM0S器件，具有沟槽型的单层法拉第环结构，通过对法拉第 环下方的氧化娃层与娃层形貌的调整，达到了与传统双层法拉第环相同的N型漂移区电场 分布调节效果，使器件具有同样的高击穿电压特性。减少了一次金属淀积，简化了制作工 艺。
【附图说明】
[0024] 图1是传统射频LDM0S器件的结构示意图。
[0025] 图2~7是本发明工艺步骤示意图。
[0026] 图8是本发明工艺步骤流程图。
[0027] 图9~10是本发明与传统LDM0S的仿真对比图。
[0028] 附图标记说明
[0029] 1是P型衬底，10是P型外延层，11是P型体区，12是轻惨杂漂移区，13是鹤塞， 14是栅氧，15是多晶娃栅极，16是氧化层，17是法拉第环，21是漏区，22是重惨杂P型区， 23是源区，105是光刻胶。
【具体实施方式】
[0030] 本发明所述的射频LDM0S器件，如图7所示，在P型衬底1上具有P型外延10,所 述P型外延10中具有P型体区11，W及位于P型体区11中的重惨杂P型区22和所述射频 LDM0S器件的源区23 ;
[0031] 所述P型外延10中还具有轻惨杂漂移区12,轻惨杂漂移区中具有所述LDM0S器件 的漏区21 ;
[0032] 所述P型体区11与轻惨杂漂移区12之间的娃表面具有栅氧14及覆盖在栅氧14 之上的多晶娃栅极15 ;
[0033] 在P型体区11远离轻惨杂漂移区12的一侧具有穿通外延层10且其底部位于P 型衬底1的鹤塞13,鹤塞13上端连接所述重惨杂P型区22 ;
[0034] 所述轻惨杂漂移区12中刻蚀有两个不同尺寸的沟槽，且轻惨杂漂移区12和多晶 娃栅极15上覆盖氧化娃16,氧化娃16填满距多晶娃栅极15较远的沟槽，不填满距多晶娃 栅极15较近的沟槽，轻惨杂漂移区12及部分多晶娃栅极15上方的氧化娃16上覆盖金属 形成法拉第环17。
[00巧]本发明所述的射频LDM0S器件的工艺方法，列举一实施例说明如下：
[003引工艺步骤：
[0037] 第1步，如图2所示，在P型衬底上1形成P型外延10,生长栅氧14并淀积多晶娃 后，光刻胶105定义形成多晶娃栅极15。