半导体器件及其制造方法
【技术领域】
[0001]本文所讨论的实施方案涉及半导体器件及其制造方法。
【背景技术】
[0002]氮化物半导体(例如GaN、AlN和InN以及其混合晶体)具有宽带隙并且用于如高功率电子器件或短波长发光器件的器件中。例如，氮化物半导体GaN具有大于Si的带隙(1.1eV)或GaAs的带隙(1.4eV)的3.4eV的带隙。
[0003]这种高功率电子器件的实例是场效应晶体管(FET)，特别是高电子迀移率晶体管(HEMT)。包括氮化物半导体的HEMT在例如高功率高效率放大器和高功率开关器件中使用。具体地，在具有AlGaN电子供给层和GaN电子渡越层的HEMT中，在AlGaN中由于AlGaN与GaN之间的晶格常数差引起的应变发生如压电极化的现象，导致生成了致密的二维电子气(2DEG)。由此，在高电压下操作是可行的，并且HEMT可以在高效率开关元件和高电压功率器件如电动车辆中使用。
[0004]在具有其中栅电极设置在氮化物半导体(如电子供给层)上的结构的半导体器件中，电场集中在栅电极的漏电极侧的端部处，并且这种场的集中可能导致如半导体器件损坏的问题。
[0005]因而，期望半导体器件具有如下结构:该结构减少了在栅电极的漏电极侧的端部处的电场的密集度(concentrat1n)，从而减少了如半导体器件损坏的问题发生。
[0006]以下是参考文献:
[0007](文献I)日本公开特许公报第2002-359256号，
[0008](文献2)日本公开特许公报第2012-256923号，以及
[0009](文献3)日本公开特许公报第2013-77629号。
【发明内容】
[0010]根据本发明的一个方面，一种半导体器件包括:衬底；设置在衬底上的氮化物半导体层；设置在氮化物半导体层上的源电极和漏电极；设置在氮化物半导体层、源电极和漏电极上的第一绝缘层；设置在第一绝缘层上的第二绝缘层；设置在第二绝缘层和第一绝缘层中并在源电极与漏电极之间的第一开口，氮化物半导体层的一部分在第一开口中露出；设置在第二绝缘层中并在源电极与漏电极之间的第二开口，第一绝缘层的一部分在第二开口中露出；以及设置在第二绝缘层上以掩埋第二开口的至少一部分和第一开口的栅电极。
【附图说明】
[0011]图1是示出常规半导体器件的结构的图(I);
[0012]图2是示出常规半导体器件的结构的图(2);
[0013]图3是示出常规半导体器件的结构的图(3);
[0014]图4是示出在常规半导体器件中栅极电压Vg与漏极电流Id之间的关系的图；
[0015]图5是示出图1中所示的半导体器件中SiN膜的膜厚度与栅极阈值电压Vth之间的关系的图；
[0016]图6是示出第一实施方案中的半导体器件的结构的图；
[0017]图7A至图7C是示出用于制造第一实施方案中的半导体器件的方法的步骤的图
(1);
[0018]图8A至图SC是示出用于制造第一实施方案中的半导体器件的方法的步骤的图
(2)；
[0019]图9A与图9B是示出用于制造第一实施方案中的半导体器件的方法的步骤的图(3)；
[0020]图10是示出第二实施方案中的半导体器件的结构的图；
[0021]图1lA至图1lC是示出用于制造第二实施方案中的半导体器件的方法的步骤的图
(1);
[0022]图12A至图12C是示出用于制造第二实施方案中的半导体器件的方法的步骤的图
(2)；
[0023]图13A与图13B是示出用于制造第二实施方案中的半导体器件的方法的步骤的图
(3)；
[0024]图14是示出第三实施方案中的半导体器件的结构的图；
[0025]图15A至图15C是示出用于制造第三实施方案中的半导体器件的方法的步骤的图
(1);
[0026]图16A至图16C是示出用于制造第三实施方案中的半导体器件的方法的步骤的图
(2)；
[0027]图17是示出第四实施方案中的半导体器件的结构的图；
[0028]图18A至图18C是示出用于制造第四实施方案中的半导体器件的方法的步骤的图
(1);
[0029]图19A至图19C是示出用于制造第四实施方案中的半导体器件的方法的步骤的图
(2)；
[0030]图20A和图20B是示出第五实施方案中的半导体器件的结构的图(I)；
[0031]图21A和图21B是示出第五实施方案中的半导体器件的结构的图(2)；
[0032]图22A和图22B是示出第六实施方案中的半导体器件的结构的图(I)；
[0033]图23A和图23B是示出第六实施方案中的半导体器件的结构的图(2)；
[0034]图24是示出第七实施方案中的半导体器件的图；
[0035]图25是示出第七实施方案中功率因数校正(PFC)电路的电路图；
[0036]图26是示出第七实施方案中的电源装置的电路图；以及
[0037]图27是示出第七实施方案中高功率放大器的结构的图。
【具体实施方式】
[0038]下文中，将对实施方案进行描述。用相同的附图标记指代相同的构件和构造，并且不再描述。
[0039][第一实施方案]
[0040]首先，将对在栅电极的漏电极侧的端部处的电场密集度进行描述。具体地，将基于具有图1至图3所示结构的半导体器件对在栅电极的漏电极侧的端部处的电场密集度进行描述。在这些半导体器件中，在氮化物半导体层上设置有绝缘层作为栅极绝缘膜用于如提高耐电压的目的。
[0041]在图1所示的半导体器件中，在衬底910(如硅)上设置有如缓冲层(未示出)的层。在缓冲层上堆叠有由GaN制成的电子渡越层921、由AlGaN制成的电子供给层922、由GaN制成的盖层923。因此，在电子渡越层921中靠近电子渡越层921与电子供给层922之间的界面处生成2DEG 921a。从将形成源电极932和漏电极933的区域去除了盖层923，并且在通过去除盖层923而露出的电子供给层922上形成源电极932和漏电极933。此外，在盖层923上堆叠有作为第一绝缘层的SiN膜941和作为第二绝缘层的S1N膜942，并且在用作第二绝缘层的S1N膜942上设置有栅电极931。在这种半导体器件中，作为第一绝缘层的SiN膜941的膜厚度为约40nm，作为第二绝缘层的S1N膜942的膜厚度为约20nmo
[0042]图2中所示的半导体器件具有与图1的半导体器件相同的结构，不同在于仅形成了作为第一绝缘层的SiN膜。具体地，在盖层923上设置有仅SiN膜941，并且在SiN膜941上设置有栅电极931。在这种半导体器件中，SiN膜941的膜厚度为约40nm。图1中所示的半导体器件和图2中所示的半导体器件通常称为金属-绝缘体-半导体(MIS)结构。
[0043]图3中所示的半导体器件对应于图1的半导体器件，不同在于去除了 S1N膜942和SiN膜941的在栅电极931正下方的一部分以形成开口 942b。因此，栅电极931接触通过开口 942b露出的盖层923。这种半导体器件通常称为肖特基半导体器件。为了降低在具有图3中所示的结构的半导体器件中的电场的密集度，将作为第二绝缘层的S1N膜942和作为第一绝缘层的SiN膜941去除，使得开口 942b是直径从衬底910侧向上递增的锥形。
[0044]图4示出测试具有图1至图3中所示结构的半导体器件以确定栅极电压Vg与漏极电流Id之间的关系(即确定Id-Vg特性)的测量结果。在图4中，Al表示具有图1中所示结构的半导体器件的Id-Vg特性，A2表示具有图2中所示结构的半导体器件的Id-Vg特性，A3表示具有图3中所示结构的半导体器件的Id-Vg特性。
[0045]如Al所示，具有图1中所示结构的半导体器件的栅极阈值电压为约-18V。如A2所示，具有图2中所示结构的半导体器件的栅极阈值电压为约-8V。因而，与存在S1N膜942的情况相比，不存在S1N膜942使得栅极阈值电压偏移到正侧。如A3所示，具有图3中所示结构的半导体器件的栅极阈值电压是约-0.8V。因而，与在盖层923和栅电极931之间设置有绝缘层(如SiN膜)的MIS结构相比，栅电极931接触盖层923的肖特基结构导致栅极阈值电压向正侧更大偏移。
[0046]图5示出在具有图1中所示的结构的半导体器件中SiN膜941的膜厚度与栅极阈值电压Vth之间的关系。如图5所示，随着SiN膜941的膜厚度的增加，栅极阈值电压Vth降低，并且沿着负方向偏移。
[0047]在具有图3中所示结构的半导体器件中，栅极阈值电压为约-0.8V。因此，电场往往集中在栅电极931的漏电极933侧的端部931a处，并且半导体器件可能容易损坏。即，图3中所示的半导体器件在栅电极931接触盖层923的肖特基连接部931b的栅阈值电压、与在SiN膜941和S1N膜942上在漏电极933侧的端部931a的栅阈值电压之间具有很大差异。因此，漏极电压使得电场集中在栅电极931的在漏电极933侧的端部931a，并且由于存在SiN膜941和S1N膜942而施加了电场应力。因此，半导体器件在如栅电极931的在漏电极933侧的端部931a的区域处可能容易损坏。即，半导体器件的可靠性和寿命劣化。
[0048](半导体器件)
[0049]接下来，将对本实施方案中的半导体器件