> 图12为薄层AlGaN杂质过滤层对GaN外延结构中Si杂质控制的实验数据图。
【具体实施方式】
[0021]附图仅用于示例性说明，不能理解为对本专利的限制；为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明，不能理解为对本专利的限制。
[0022]本实验组在Si衬底异质外延生长GaN的相关研宄工作中对杂质过滤层功能已有验证:如图12中(a)曲线为加入薄层AlGaN杂质过滤层后GaN外延结构中的Si杂质浓度，图12中(b)曲线为去掉薄层铝镓氮杂质过滤层生长的外延结构中的Si杂质浓度。显然，加入AlGaN杂质过滤层后，外延结构中Si杂质浓度相比无杂质过滤层外延结构降低了约一个量级水平，说明AlGaN杂质过滤层可以显著抑制Si元素向上扩散至外延结构中。杂质过滤层功能的实现主要是由于其晶格常数较GaN层小，从而限制了杂质原子的扩散能力。
[0023]实施例1
如图10所示为本实施例的器件结构示意图，其结构由下往上依次包括衬底1、应力缓冲层2、GaN外延层3、二次外延生长的杂质过滤层4及非掺杂GaN层5和异质结构势皇层6，二次外延生长形成凹槽，凹槽沟道和异质结构势皇层6裸露的表面覆盖一绝缘层7，异质结构势皇层6的两端形成有源极8和漏极9，凹槽沟道处的绝缘层8上覆盖有栅极10。
[0024]上述横向导通的GaN常关型MISFET器件的制作方法如图1_图10所示，包括以下步骤:
51、利用金属有机化学气相沉积方法，在Si衬底(I)上生长一层应力缓冲层(2)，如图1所示；
52、利用金属有机化学气相沉积方法，在应力缓冲层(2)上生长高阻GaN外延层(3)，如图2所示；
53、通过等离子体增强化学气相沉积一层S12，作为掩膜层(11)，如图3所示；
54、通过光刻方法选择区域刻蚀，保留栅极区域之上的掩膜层(11)，如图4所示；
55、利用金属有机化学气相沉积方法，在有掩膜层(11)的衬底上选择区域二次外延生长杂质过滤层(4)、非掺杂GaN层(5)和异质结构势皇层(6)，形成凹槽栅极，如图5所示；
56、采用腐蚀方法，去除栅极区域之上的掩膜层(11)，如图6所示；
57、用等离子体增强化学气相沉积法，在异质结势皇层(6)和凹槽栅极区域表面沉积一层高K介质绝缘层(7)，如图7所示；
58、利用ICP完成器件隔离，同时在异质结势皇层(6)上的绝缘层(7)两端刻蚀出源极和漏极欧姆接触区域，如图8所示；
59、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极(8)和漏极(9)的欧姆接触金属，如图9所示；
S10、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极(10)金属，如图10所示。
[0025]至此，即完成了整个器件的制备过程。图10即为实施例1的器件结构示意图。
[0026]实施例2
如图11所示为本实施例的器件结构示意图，其与实施例1结构类似，区别仅在于在非掺杂GaN层5和异质结构势皇层6插入一层AlN层12，该AlN层可以改善异质结构沟道处2DEG迀移率。
[0027]此外，需要说明的是，以上实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
[0028]显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
【主权项】
1.一种横向导通的GaN常关型MISFET器件，其特征在于，包括由下往上依次包括衬底(I )、应力缓冲层(2)、GaN外延层(3)、二次外延生长的杂质过滤层(4)及非掺杂GaN层(5)和异质结构势皇层(6)，二次外延生长形成凹槽，凹槽沟道和异质结构势皇层(6)裸露的表面覆盖一绝缘层(7)，异质结构势皇层(6)的两端形成有源极(8)和漏极(9)，凹槽沟道处的绝缘层(8)上覆盖有栅极(10)。
2.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的凹槽呈U型或梯型结构。
3.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的衬底(I)为Si衬底、蓝宝石衬底、碳化硅衬底中的任一种。
4.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合；应力缓冲层厚度为100 nm~10 μπι。
5.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的GaN外延层(3)为非故意掺杂的GaN外延层或掺杂高阻GaN外延层，所述掺杂高阻层的掺杂元素为碳或铁；GaN外延层厚度为100 nm~10 μπι。
6.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的杂质过滤层(4)材料为含铝氮化物，可为AlGaN、AlInN、AlInGaN、AlN中的一种或任意几种的组合，厚度为1-500 nm，且铝组分浓度可变化。
7.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的非掺杂GaN层(5)的厚度为10-500 nm ;所述异质结构势皇层(6)材料为AlGaN、AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合，所述异质结构势皇层(6)厚度为5_50nm ； 在非掺杂GaN层(5)与异质结构势皇层(6)之间还生长一 AlN层(12)，所述AlN层(12)厚度为1-10 nm0
8.根据权利要求1所述的一种横向导通的GaN常关型MISFET器件，其特征在于:所述的绝缘层(7)材料为 Si02、SiNx、Al2O3' A1N、HfO2, MgO, Sc2O3、Ga2O3、AlHfOx^ HfS1N，所述绝缘层(7)厚度为1-100 nm;源极(8)和漏极(9)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金；栅极(10)材料为Ni/Au合金、Pt/Al合金或Pd/Au合金。
9.一种权利要求1所述的横向导通的GaN常关型MISFET器件的制作方法，其特征在于，包括以下步骤: 51、在Si衬底(I)上生长应力缓冲层(2)； 52、在应力缓冲层上生长高阻GaN外延层(3)； 53、在高阻GaN外延层上沉积一层S12，作为掩膜层(11)； 54、通过光刻的方法，保留形成栅极区域之上的掩膜层(11); 55、选择区域二次外延生长杂质过滤层(4)、非掺杂GaN层(5)和异质结构势皇层(6)，形成凹槽栅极； 56、去除栅极区域之上的掩膜层(11)； 57、在异质结势皇层和凹槽部位沉积栅极的绝缘层(7); 58、干法刻蚀完成器件隔离，同时在绝缘层(7)上刻蚀出源极和漏极欧姆接触区域； 59、在源极和漏极区域蒸镀上源极(8)和漏极(9)欧姆接触金属； S10、在凹槽处绝缘层上栅极区域蒸镀栅极(10)金属。
10.根据权利要求9所述的一种横向导通的GaN常关型MISFET器件的制作方法，其特征在于:所述的步骤S1、S2中的应力缓冲层(2)和GaN外延层(3)及步骤S5中的杂质过滤层(4)、非掺杂GaN层(5)和异质结构势皇层(6)的生长方法为金属有机化学气相沉积法或分子束外延法； 所述步骤S3中掩膜层以及步骤S7中绝缘层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法。
【专利摘要】本发明涉及一种横向导通的GaN常关型MISFET器件，该器件包括衬底及生长在衬底上的外延层以及栅极、源极、漏极、绝缘层。所述外延层包括一次外延生长的应力缓冲层及GaN外延层，以及其上的选择区域生长的二次外延层，所述二次外延层自下至上为杂质过滤层、非掺杂外延GaN层和异质结构势垒层，二次外延生长形成凹槽沟道，凹槽沟道和异质结构势垒层的表面覆盖绝缘层，栅极覆盖于绝缘层上的凹槽沟道处，刻蚀绝缘层两端形成源极和漏极区域，源极和漏极区域处蒸镀金属形成与异质结构势垒层欧姆接触的源极和漏极。本发明器件结构简单，工艺重复性和可靠性高，能有效抑制二次生长界面处杂质向二次外延层扩散，从而有效降低二次生长的异质结构沟道中2DEG的杂质散射，提高其迁移率，降低了器件导通电阻，使器件获得高输出电流密度和高开关比。
【IPC分类】H01L29-06, H01L29-78, H01L21-336
【公开号】CN104638010
【申请号】CN201510029547
【发明人】刘扬, 何亮, 倪毅强, 姚尧, 杨帆
【申请人】中山大学
【公开日】2015年5月20日
【申请日】2015年1月21日