场效应晶体管、半导体器件及其制造方法
【技术领域】
[0001]本发明涉及TFET (Tunneling Field Effect Transistor,隧穿场效应晶体管)技术领域，特别涉及一种场效应晶体管、半导体器件及其制造方法。
【背景技术】
[0002]在半导体超大规模集成电路的发展过程中，晶体管在CMOS (Complementary MetalOxide Semiconductor),互补金属氧化物半导体)器件按比例缩小(Scaling)的引导下,密度和性能遵循摩尔定律得到持续化和系统化增长。然而当半导体行业发展到45纳米节点或者更小尺寸的时候，芯片的功耗和功耗密度已经逐渐形成一项亟需解决的问题，导致功耗困难的出现原因是器件密度不断增大，而电源电压长期以来保持了以5V作为各级工艺的标准。因此外置电压源按比例缩小(VDD-scaling)已经愈发成为一个限制金属氧化物场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor, M0SFET)发展的瓶颈。
[0003]目前，有人提出这样一种理论，在金属氧化物场效应晶体管中使用栅极偏压诱导能带隧穿效应(Band to Band-Tunneling)可以不受外置电压源按比例缩小(VDD-scaling)的限制，载流子在上述效应中无须跨越势垒而是直接经过隧穿实现载流子的移动，形成电流，可以有效降低器件的能耗。基于上述理论，Chenming Hu等人在“VLSI Technology,Systems and Applicat1ns,2008.VLS1-TSA2008.1nternat1nal Symposium on” (2008年国际超大型积体电路技术、系统暨应用(VLS1-TSA)研讨会论文集)的第14至15页首次公开了通过采用绿色晶体管(Green Transistor)降低外置电压源的方案，文章名称为“GreenTransistor-A VDD Scaling Path for Future Low Power ICs，，。
[0004]与现有的MOS晶体管主要依靠一种载流子导通不同，绿色晶体管的电流同时包括电子和空穴，因此，其亚阈值电压摆幅较小，小于60mV/decade，甚至可以小于1mV/decade，且阈值电压远低于现有的MOS晶体管，可以低至0.2V，同等尺寸下的能耗远小于现有的MOS器件，是深纳米尺寸替代MOS晶体管器件的良好选择。
[0005]TFET已经被设计来减小SS(Switch Swing,开关摆动)突破该限制，因而,允许ON/OFF电压摆动的进一步减小。在TFET中，位于源极接点的价电子冷注入(Cold Inject1n)到漏极接点的传导带(Conduct1n Band)(或者相反)并不施加理论上的更低的限制到SS。然而，大多数TFET设计都基于横向隧穿，并且由于小的可用隧穿面积，遇到相对低的ON电流的困难。最近，提出了一种使用垂直能带隧穿(Band-to-Band Tunneling, BTBT) TFET的方案，该方案类似于传统MOSFET中的栅致漏极泄露(Gate Induced DrainLeakage，GIDL)机制。垂直能带隧穿方案具有大的隧穿面积(隧穿面积与晶体管的栅极长度成比例)的优势，可以提供大的ON电流。但是,该方案工艺难度较大。
【发明内容】
[0006]本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。
[0007]本发明的一个目的是提供一种用于半导体器件及其制造方法的技术方案。
[0008]根据本发明的第一方面，提供了一种场效应晶体管，包括:
[0009]衬底，
[0010]位于衬底上的由II1-V族化合物半导体材料形成的半导体区；
[0011]半导体区包括未掺杂的沟道区、具有第一掺杂类型的源区和具有第二掺杂类型的漏区；
[0012]位于沟道区上的绝缘栅，绝缘栅被配置为当施加电压到绝缘栅时在源区和漏区之间产生电子隧穿；
[0013]其中，源区和沟道区的接触面为倾斜面以增大电子隧穿区域。
[0014]可选地，场效应晶体管为N型场效应晶体管，II1-V族化合物为具有电子迁移率的II1-V族化合物；或者，场效应晶体管为P型场效应晶体管，II1-V族化合物为具有空穴迁移率的II1-V族化合物。
[0015]可选地，II1-V族化合物为InSb或GaSb。
[0016]可选地，第一掺杂类型包括受主原子，第二掺杂类型包括施主原子。
[0017]可选地，第一掺杂类型包括施主原子，第二掺杂类型包括受主原子。
[0018]可选地，源区和漏区的第一掺杂类型和第二掺杂类型的浓度大于等于lX1019cm-3。
[0019]可选地，绝缘栅包括位于沟道区上的高K氧化物和金属栅，以及位于金属栅两侧的间隔物。
[0020]可选地，在衬底和半导体区之间形成有缓冲层。
[0021]根据本发明的另一方面，提供一种互补型半导体器件，其中，包括N型场效应晶体管和P型场效应晶体管；
[0022]N型场效应晶体管和P型场效应晶体管分别包括:
[0023]衬底，
[0024]半导体区，位于衬底上，半导体区包括未掺杂的沟道区、具有第一掺杂类型的源区和具有第二掺杂类型的漏区；
[0025]位于沟道区上的绝缘栅，绝缘栅被配置为当绝缘栅上施加电压则在源区和漏区之间产生电子隧穿；
[0026]N型场效应管的半导体区由第一导电类型半导体材料形成；P型场效应晶体管的半导体区由第二导电类型半导体材料形成；
[0027]其中，N型场效应晶体管和P型场效应晶体管中源区和沟道区的接触面为倾斜面以增大电子隧穿区域。
[0028]可选地，第一导电类型半导体材料为具有电子迁移率的II1-V族化合物半导体材料；第二导电类型半导体材料为具有空穴迁移率的II1-V族化合物半导体材料。
[0029]可选地,第一导电类型半导体材料为InSb,第二导电类型半导体材料为GaSb。
[0030]可选地，第一掺杂类型包括受主原子，第二掺杂类型包括施主原子。
[0031]可选地，第一掺杂类型包括施主原子，第二掺杂类型包括受主原子。
[0032]可选地，源区和漏区的第一掺杂类型和第二掺杂类型的浓度大于等于lX1019cm-3。
[0033]可选地，绝缘栅包括位于沟道区上的高K氧化物和金属栅，以及位于金属栅两侧的间隔物。
[0034]可选地，在衬底和半导体区之间形成有SiGe缓冲层和Ge层。
[0035]根据本发明的又一方面，提供一种半导体器件制造方法，包括:
[0036]提供衬底，衬底上外延生长有II1-V族化合物半导体材料的有源区，有源区上形成有绝缘栅，绝缘栅的侧壁形成有间隔物；
[0037]对有源区通过各向同性刻蚀形成源/漏区凹陷，使得源/漏区凹陷与绝缘栅下的沟道区之间的表面为倾斜面；
[0038]在源/漏区凹陷进行选择性外延生长和原位掺杂形成源区和漏区，其中，源区具有第一掺杂类型，漏区具有第二掺杂类型。
[0039]可选地，该方法还包括:在衬底上外延生长缓冲层；在缓冲层上选择生长II1-V族化合物半导体材料形成有源区。
[0040]可选地，源区和漏区的第一掺杂类型和第二掺杂类型的浓度大于等于lX1019cm-3。
[0041]可选地，II1-V族化合物半导体材料为GaSb或InSb。
[0042]根据本发明的再一方面，提供一种半导体器件制造方法，包括:
[0043]提供衬底，衬底上分别形成有外延生长有II1-V族化合物半导体材料的有源区，有源区上形成有绝缘栅，绝缘栅的侧壁形成有间隔物；
[0044]对有源区通过各向同性刻蚀形成源/漏区凹陷，使得源/漏区凹陷与绝缘栅下的沟道区之间的表面为倾斜面；
[0045]在源/漏区凹陷进行选择性外延生长和原位掺杂形成源区和漏区，其中，源区具有第一掺杂类型，漏区具有第二掺杂类型。
[0046]可选地，该方法还包括:在衬底上外延生长SiGe缓冲层和Ge层；在Ge层上选择生长II1-V族化合物半导体材料形成有源区。
[0047]可选地，源区和漏区的第一掺杂类型和第二掺杂类型的浓度大于等于lX1019cm-3。
[0048]可选地，II1-V族化合物半导体材料为GaSb或InSb。
[0049]本发明的一个优点在于，通过在源区与沟道区之间形成倾斜接触面，增加了电子隧穿面积，从而提高了器件的性能。
[0050]通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
【附图说明】
[0051]构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解