接触孔的刻蚀方法
【技术领域】
[0001]本发明涉及半导体制造技术领域，尤其涉及一种接触孔的刻蚀方法。
【背景技术】
[0002]半导体集成电路的制作是极其复杂的过程，目的在于将特定电路所需的各种电子组件和线路，缩小制作在小面积的晶片上。其中，各个组件必须藉由适当的内连导线来做电性连接，才能发挥所期望的功能。
[0003]由于集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，随着芯片中所含元件数量不断增加，实际上就减少了表面连线的可用空间。这一问题的解决方法是采用多层金属导线设计，利用多层绝缘层和导电层相互叠加的多层连接，这其中就需要制作大量小尺寸的接触孔。
[0004]下面以在源区和漏区上形成接触孔为例进行说明。
[0005]参考图1所示，提供半导体衬底10，所述半导体衬底10中包括源区/漏区(图中未示出)，所述半导体衬底10上包括栅介电层31、位于栅介电层31上的栅极32、位于栅介电层31侧面和栅极32侧面的侧墙40，位于所述源区/漏区上和栅极32上的金属硅化物20、位于金属硅化物20上和侧墙40上的阻挡层50、位于阻挡层50上的介质层60。所述阻挡层50的材料可以为氮化硅(SiN)，所述介质层60的材料可以为氧化硅(Si02)。
[0006]参考图2所示，采用干法刻蚀工艺在所述介质层60中形成与源区/漏区对应的接触孔70。
[0007]参考图3所示，沿所述接触孔70干法刻蚀所述阻挡层50，以暴露出金属硅化物20的上表面。
[0008]后续可以在新形成的接触孔90中填充金属材料，以形成金属插塞，实现源区/漏区与其它半导体元件之间的电连接。
[0009]但是后续经过测试却发现，采用上述方法形成的金属插塞并不能与其下方的金属硅化物20之间进行有效电连接，所述金属插塞和所述金属硅化物20之间仍然存在部分厚度的阻挡层80，即沿接触孔70干法刻蚀阻挡层50时并未完全将阻挡层50刻蚀开，最终导致半导体器件的无效。
[0010]因此，如何提高接触孔的刻蚀效果就成为本领域技术人员亟待解决的问题之一。
【发明内容】
[0011]本发明解决的问题是提供一种接触孔的刻蚀方法，可以提高接触孔的刻蚀效果，保证半导体器件的有效性。
[0012]为解决上述问题，本发明提供一种接触孔的刻蚀方法，包括:
[0013]提供半导体衬底，所述半导体衬底从下至上依次包括停止层、阻挡层和介质层；
[0014]在所述介质层中形成通孔；
[0015]沿所述通孔刻蚀所述阻挡层至暴露出所述停止层的上表面，刻蚀所述阻挡层包括:将刻蚀所述阻挡层分为至少两次进行，且在相邻两次刻蚀之间进行去除聚合物处理。
[0016]可选的，所述阻挡层的材料为氮化硅，所述介质层的材料为氧化硅。
[0017]可选的，每次进行所述去除聚合物处理的时间包括:10秒?20秒。
[0018]可选的，所述去除聚合物处理包括:向所述通孔中通入去除气体，并进行抽气。
[0019]可选的，所述去除气体包括以下一种或多种气体:氮气、氢气、氧气、氩气。
[0020]可选的，所述去除聚合物处理的气压包括:100毫托?200毫托，偏置功率小于200瓦，气体流量包括:400标况晕升/分钟?700标况晕升/分钟。
[0021]可选的，每次刻蚀去除的所述阻挡层的厚度范围包括:75埃?200埃。
[0022]可选的，刻蚀所述阻挡层包括:进行第一次刻蚀处理以去除第一厚度的阻挡层；进行去除聚合物处理；进行第二次刻蚀处理以去除第二厚度的阻挡层，所述第一厚度与所述第二厚度之和等于所述阻挡层的厚度。
[0023]可选的，刻蚀所述阻挡层包括:进行第一次刻蚀处理以去除第一厚度的阻挡层；进行第一次去除聚合物处理；进行第二次刻蚀处理以去除第二厚度的阻挡层；进行第二次去除聚合物处理；进行第三次刻蚀处理以去除第三厚度的阻挡层；所述第一厚度、所述第二厚度和所述第三厚度之和等于所述阻挡层的厚度。
[0024]可选的，所述接触孔的刻蚀方法还包括:在刻蚀所述阻挡层之后，进行湿法清洗处理。
[0025]与现有技术相比，本发明的技术方案具有以下优点:
[0026]本发明的技术方案在介质层中形成通孔之后，将沿所述通孔刻蚀阻挡层至暴露出停止层的上表面的刻蚀步骤划分为两次以上进行，且在相邻两次刻蚀之间增加去除聚合物处理的步骤，从而通过去除聚合物处理能够去除上次刻蚀阻挡层过程中产生的聚合物，以使得下次刻蚀阻挡层时不会有大量的聚合物阻碍刻蚀进行，最终可以保证全部厚度的阻挡层都被刻蚀开，可以完全暴露出停止层与所述通孔对应部分的上表面，提高了接触孔的刻蚀效果，保证了半导体器件的有效性。
【附图说明】
[0027]图1至图3是现有技术中接触孔的刻蚀方法的示意图；
[0028]图4是本发明一个实施例提供的接触孔的刻蚀方法的流程示意图；
[0029]图5至图9是图4提供的接触孔的刻蚀方法的各步骤对应的结构示意图；
[0030]图10是本发明另一个实施例提供的接触孔的刻蚀方法的流程示意图。
【具体实施方式】
[0031]正如【背景技术】所述，现有技术在氧化硅材料的介质层中刻蚀形成通孔之后，在沿所述通孔刻蚀介质层下方氮化硅材料的阻挡层时，很难将全部厚度的阻挡层刻蚀开，即刻蚀只能停止在阻挡层上，从而就无法暴露出阻挡层下方的停止层，最终无法形成与停止层接通的金属插塞，导致半导体器件的无效。
[0032]即使在刻蚀介质层和阻挡层时始终进行抽气处理，仍然无法避免上述问题的产生。
[0033]上述问题产生的原因在于:在刻蚀介质层和阻挡层的过程中，会产生很多的聚合物(Polymer)，尤其是在刻蚀阻挡层时，聚合物的产生量会更多且密度更大。在刻蚀介质层的过程中，由于聚合物的产生量有限且聚合物的位置比较靠上，因此可以通过抽气处理保证介质层中通孔的顺利形成。但是在刻蚀阻挡层时，由于聚合物的产生量比较多、密度比较大且聚合物的位置比较靠下，导致抽气处理难以进行，只有非常少的聚合物被抽出，从而聚合物的产生量远大于聚合物被抽取的量，因此在刻蚀阻挡层时始终有大量的聚合物位于通孔内，最终只能刻蚀部分厚度的阻挡层，而剩余厚度的阻挡层则无法被打开，从而也就无法暴露出停止层的上表面。
[0034]针对上述问题，本发明提供了一种接触孔的刻蚀方法，在介质层中形成通孔之后，将沿所述通孔刻蚀介质层下方的阻挡层的刻蚀步骤划分为多次进行，以在相邻两次刻蚀之间增加去除聚合物处理的步骤，从而通过新增的去除聚合物处理的步骤来去除上次刻蚀阻挡层过程中产生的聚合物，至少保证下次刻蚀阻挡层时聚合物的累积量小于聚合物的抽取量，以使得能够逐渐刻蚀开全部厚度的阻挡层，沿所述通孔暴露出阻挡层下方的停止层的上表面，最终提高了接触孔的刻蚀效果。当后续在位于介质层和阻挡层中的接触孔中填充导电材料形成金属插塞后，该金属插塞就可以与停止层进行有效电连接，即保证了半导体器件的有效性。
[0035]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0036]参考图4所示，本发明实施例提供了一种接触孔的刻蚀方法，可以包括以下步骤:
[0037]步骤S11，提供半导体衬底，所述半导体衬底从下至上依次包括停止层、阻挡层和介质层；
[0038]步骤S12，在所述介质层中形成通孔；
[0039]步骤S13，沿所述通孔对所述阻挡层进行第一次刻蚀处理以去除第一厚度的阻挡层；
[0040]步骤S14，进行去除聚合物处理；
[0041]步骤S15，沿所述通孔对剩余的所述阻挡层进行第二次刻蚀处理以去除第二厚度的阻挡层，所述第一厚度与所述第二厚度之和等于所述阻挡层的厚度。
[0042]本实施例将刻蚀阻挡层的步骤划分为两次进行，且在两次刻蚀之间增加了一次去除聚合物处理的步骤，从而提高了接触孔的刻蚀效果。
[0043]下面以在源区/漏区形成接触孔为例进行详细说明，但其不限制本发明的保护范围。
[0044]参考图5所示，提供半导体衬底100，所述半导体衬底100中包括源区/漏区(图中未不出)，所述半导体衬底100上包括栅介电层310、位于栅介电层310上的栅极320、位于栅介电层310侧面和栅极320侧面的侧墙400，位于所述源区/漏区上和栅极320上的金属硅化物200、位于金属硅化物200上和侧墙400上的阻挡层500、位于阻挡层500上的介质层 600。
[0045]本实施例中所述栅极320的材料可以多晶硅。
[0046]需要说明的是，在本发明的其它实施例中，所述栅极还可以为金属栅极，此时栅极上无需形成金属硅化物，仅在源区/漏区上形成金属硅化物即可。
[0047]本实施例中所述金属硅化物200可以降低后续形成的金属插塞与源区/漏区和栅极320之间的接触电阻，其材料可以为镍化硅(NiSi)。
[0048]本实施例中所述金属硅化物200作为后续刻蚀接触孔的停止层。
[0049]需要说明的是，在本发明的其他实施例中，所述停止层还可以是其他材料层，其根据具体的刻蚀情况而定，在此不再赘述。
[0050]本实施例中阻挡层500的材料可以为氮化娃，阻挡层500的厚度dl可以为100埃?400埃，其可以通过化学气相沉积方法形成，用于对有源区进行保护。
[0051]本实施例中介质层600的材料可以为氧化硅，其可以通过化学气相沉积方法形成。
[0052]本实施例在介质层600上还需要形成图案化的光刻胶层(PR，图中未示出)，所述光刻胶层与源区/漏区的位置相对应，以作为后续刻蚀介质层600的掩模。
[0053]此外，为了提高刻蚀质量，在形成所述光刻胶层之前，还可以先在所述介质层600上依次形成非定型碳层(APF，图中未示出)和底部抗反射层(DARC，图中未示出)。
[0054]参考图6所示,在所述介质层600中形成通孔700。
[0055]本实施例以所述图