专利名称：形成半导体器件的接触孔的方法
技术领域：
本发明涉及制造半导体器件的接触孔的方法，更具体涉及形成具有 微图案尺寸的接触孔的方法。
背景技术：
通常，半导体器件由许多单元元件组成。由于半导体器件高度集成， 因此半导体元件必须以高密度形成在预定单元区域上。由此，单元元件 例如晶体管或电容器的尺寸逐渐减小。具体地，在半导体存储器件例如 动态随机存取存储器(DRAM)中，随着设计规则减小，形成在单元内的 半导体元件的尺寸减小。近年来，半导体DRAM器件的最小线宽是0.1 /m或更小，并且甚至要求60nm或更小。因此，在构成单元的半导体元 件的制造方法中存在许多困难。
在线宽60nm或更小的半导体器件中，如果使用波长193nm的ArF 曝光光源实施光刻工艺，那么在现在的蚀刻工艺的概念(精确图案、垂 直蚀刻剖面等的形成)中，必需附加要求例如防止在蚀刻期间发生的光 刻胶的变形。因此， 一旦制造60nm或更小的半导体器件，重要的主题 是开发用于满足现有的要求和新的要求的工艺条件，例如在蚀刻的同时 预防图案变形。
形成超过曝光设备极限分辨率的100nm或更小的微接触孔的常规 方法包括如下方法形成用于接触孔的光刻胶图案然后加热该图案到超 过光刻胶材料的玻璃化转变温度，以通过流动形成尺寸小于原始图案尺 寸的接触孔图案的方法，使用化学收缩辅助的抗蚀剂增强光刻 (RELACS)材料的工艺减小接触孔尺寸的方法等。除上述方法之外，需要形成超过曝光设备的极限分辨率的微接触孔 的方法。
发明内容
本发明涉及使用具有曝光设备分辨率或更小的节距的掩模形成接 触孔的方法。在用于形成半导体器件的接触孔的硬掩模形成过程时，利 用光刻胶图案使用曝光工艺形成第一图案。利用非晶碳层在第一图案的 侧壁上形成具有预定厚度的隔离物。随后，填隙包括所述隔离物的第一 图案之间的空间以形成第二图案。
在本发明的一个方面中， 一种形成半导体器件的接触孔的方法包
括在半导体衬底上形成层间绝缘膜、硬掩模膜、和蚀刻停止层，在蚀 刻停止层上形成第一图案，和在第一图案的侧壁上形成隔离物。所述方 法还包括在所述隔离物之间用绝缘膜填隙(gap fill),由此形成第二图 案并除去接触孔区域的隔离物。通过利用第一和第二图案以及隔离物蚀 刻工艺形成接触孔，半导体衬底通过该接触孔暴露。
第二图案的形成包括在包含隔离物的整个表面上形成绝缘膜，在 包括将形成后续接触孔的区域在位线方向蚀刻绝缘膜，从而除去形成在 隔离物上的绝缘膜，和形成通过除去隔离物保留的作为第二图案的绝缘 膜。
接触孔的形成包括通过利用第一和第二图案的蚀刻工艺来蚀刻蚀 刻停止层和硬掩模膜，由此形成硬掩模图案，和通过利用硬掩模图案的 蚀刻工艺来蚀刻层间绝缘膜，由此形成接触孔。
通过沉积与蚀刻的循环利用非晶碳层形成隔离物，其中在腔室内重 复实施所述沉积和蚀刻工艺。利用湿蚀刻工艺实施绝缘膜蚀刻过程。利 用SOG层形成绝缘膜。使用PE氮化物膜形成蚀刻停止层。
在所述方法的一个方面中，通过调节隔离物的厚度控制第一图案和 第二图案之间的距离。所述方法还包括在填隙绝缘膜之后通过在蚀刻绝 缘膜之前进行固化过程以硬化绝缘膜。固化过程可以在150~250摄氏 度的温度范围中进行以防止破坏隔离物。
图1A 困7是用于说明根据本发明一个实施方案的形成接触孔方 法的器件的截面图。
具体实施例方式
将参考附图描述根据本发明的示例性实施方案。
图1A 图7是用于说明根据本发明一个实施方案形成半导体器件 接触孔方法的该半导体器件的截面图和平面图。
参考图1A和1B，在半导体衬底100上形成预定图案的栅极101。 在该栅极的側壁上形成绝缘膜102。在包括栅极101的整个表面上形成 层间绝缘膜103。在层间绝缘膜103上形成目标蚀刻层104。可以利用 非晶碳层形成目标蚀刻层104。在包括目标蚀刻层104的整个表面上顺 序形成蚀刻停止层105和多晶珪膜106。蚀刻停止层105可以4吏用PE 氮化物膜形成。在包括多晶硅膜106的整个表面上形成底部抗反射涂 (BARC )层107。在BARC层107上涂敷光刻胶之后，形成光刻胶图案
108。
参考图2A和2B,通过利用图案化的光刻胶图案108作为掩模的蚀 刻工艺来蚀刻多晶硅膜106。暴露蚀刻停止层105，从而形成第一图案 106。然后使用剥离工艺除去光刻胶图案108。
参考图3A和3B，在第一图案106的侧壁和顶表面上形成隔离物
109。 可以使用非晶碳层形成隔离物109。通过沉积和蚀刻工艺的循环形 成非晶碳层，其中在腔室内重复进行所述沉积和蚀刻工艺。如果使用上 述沉积方法形成非晶碳层，那么仅在第一图案106的侧壁和顶表面上形 成非晶破层至预定厚度。因此，非晶碳层的侧壁垂直地形成在半导体衬 底100上。因此，可以省略当使用其它的膜形成隔离物109时用于使将 后续形成的第二图案区域开口的蚀刻工艺。可以通过调节非晶碳层的厚 度来控制在将后续形成的困案之间的距离。换句话说，隔离物109的厚 度与图案之间的距离直接相关。可以使用其它的材料代替非晶碳层来形 成隔离物109。然而，由于之前提到的用于使第二图案区域开口的蚀刻工艺和隔离物109形成角度的控制问题，所以优选使用非晶碳层。此外， 第一图案106之间的空间可以填充隔离物109，使得形成在器件周边区 域的接触孔的临界尺寸大于形成在单元区域中的临界尺寸。
参考图4A，在包括隔离物109的整个表面上形成旋涂玻璃(SOG ) 层IIO。 SOG层110形成为完全填隙图案之间的空间，例如，包括围绕 第一图案的隔离物109的图案之间的空间。然后进行固化过程以硬化 SOG层llO。在一个实施方案中，可以在150~250摄氏度的温度范围 内进行固化过程以防止破坏隔离物109。在周边区域中，SOG层110 仅形成在隔离物109的顶表面上，这是因为第一图案106之间的空间填 隙了隔离物109。
参考图4B，在包括SOG层110的整个表面上涂敷光刻胶。然后进 行曝光和曝光工艺以形成光刻胶图案PR,通过该光刻胶图案PR在位 线方向(附图中的橫向)暴露SOG层IIO，使得包括后续将形成接触孔 的区域。随后，通过利用光刻胶图案PR作为掩模的蚀刻工艺来除去形 成在隔离物109上的SOG层110。
图4C是周边区域中的平面图。参考图4C，在包括SOG层110的 整个表面上涂敷光刻胶。然后进行曝光和曝光工艺以形成光刻胶图案 PR，通过该光刻胶图案PR暴露在隔离物109和第一图案106上形成 SOG层llO,使得包括后续将形成接触孔的区域。其后，通过使用光刻 胶图案PR作为掩模的蚀刻工艺除去在隔离物109和第一图案106上形 成的SOG层110。
参考图5A和5B，利用剥离工艺除去隔离物。可以利用02等离子 体工艺来实施剥离过程。由此，保留在隔离物之间的空间中的SOG层 110保持完整并由此变成第二图案110。
参考图6，通过利用第一图案和第二图案的蚀刻工艺暴露层间绝缘 膜103的一些区域(其中形成后续接触孔的区域)，由此形成硬掩模图案。
如果如上所述利用隔离物形成第二图案，可以形成节距为30nm的 硬掩模图案111。在一个实施方案中，具有例如60nm分辨率能力的 ASML 1400 ArF DRY设备可用于形成硬掩模图案111。即，使用目前的膝光设备可以显著地减小节距而不必投资新的曝光设备。参考图7，通过使用硬掩模图案111的蚀刻工艺形成接触孔112，通 过该接触孔112暴露半导体衬底100。尽管附图中未显示，可以用导电材料填隙接触孔112以形成连接到 半导体衬底100的结区的接触。已经描述了本发明应用于快闪存储器件的栅极蚀刻工艺的例子。然 而，注意本发明可以应用于制造半导体器件必需的整个蚀刻工艺中，例 如包括DRAM和SRAM快闪存储器在内的所有半导体器件的槺极蚀刻 工艺、隔离沟槽蚀刻工艺和接触腐蚀工艺等。具体地，本发明可以应用 于形成半导体器件的漏极接触、DRAM的存储节点接触(SNC)等。在一个实施方案的一个方面中，在用于形成半导体器件的接触孔的 硬掩模形成过程时，利用光刻胶图案通过曝光工艺形成第一图案，利用 非晶碳层在第一图案的侧壁上形成具有预定厚度的隔离物，填隙在包括 隔离物的第一图案之间的空间以形成第二图案。因此，可以形成具有曝 光设备分辨率或更小节距的接触孔。尽管已经参考具体的实施方案进行了上述说明，应理解，对于本领域 技术人员而言，本专利可以进行变化和改变而不背离本发明和所附权利要 求的精神和范围。
权利要求
1.一种形成半导体存储器件的接触孔的方法，所述方法包括在半导体衬底上形成蚀刻停止层，其中在所述半导体衬底和所述蚀刻停止层之间形成层间绝缘膜和硬掩模膜；在所述蚀刻停止层上形成第一图案；在所述第一图案的侧壁上形成隔离物；通过在所述隔离物之间用绝缘膜填隙以形成第二图案；除去接触孔区域的所述隔离物；和通过利用所述第一图案、所述第二图案和所述隔离物作为蚀刻阻挡层的蚀刻工艺来形成接触孔，所述半导体衬底通过所述接触孔而暴露。
2. 权利要求1的方法，其中形成第二图案包括在包括所述隔离物的整个表面上形成所述绝缘膜；在将形成后续接触孔的区域上在位线方向蚀刻所述绝缘膜，其中除 去形成在所述隔离物上的所述绝缘膜；和形成通过除去所述隔离物保留的所述绝缘膜，其中所述绝缘膜形成 所述第二图案。
3. 权利要求1的方法，其中形成接触孔包括通过蚀刻所述蚀刻停止层和所述硬掩模膜形成硬掩模图案，其中使 用利用所述第一和第二图案的蚀刻工艺；和通过利用硬掩模图案作为蚀刻阻挡层的蚀刻工艺来蚀刻所述层间
4. 权利要求1的方法，其中通过在腔室进行的沉积和蚀刻工艺的循 环，利用非晶碳层形成所述隔离物。
5. 权利要求2的方法，其中利用湿蚀刻工艺实施所述绝缘膜蚀刻过程。
6. 权利要求1的方法，其中利用SOG层形成所述绝缘膜。
7. 权利要求1的方法，其中利用PE氮化物膜形成所述蚀刻停止层。
8. 权利要求1的方法，其中通过调节所述隔离物的厚度来控制所述 第一图案和所述第二图案之间的距离。
9. 权利要求2的方法，还包括在填隙所述绝缘膜之后，在蚀刻所述 绝缘膜之前通过实施固化过程硬化所述绝缘膜。
10. 权利要求9的方法，其中所述固化过程在150~250摄氏度的范 围内进行，以防止对所述隔离物的破坏。
11. 一种形成半导体存储器件的接触孔的方法，所述方法包括在其中形成有栅极图案的半导体衬底上形成结构，其中所述结构包 括层间绝缘膜、硬掩模膜、蚀刻停止层和多晶硅膜；图案化所述多晶硅膜以形成第一图案；在所述第一图案的侧壁上形成隔离物；在其中形成有所述间隔物的所述第 一 图案之间用绝缘膜填隙，由此 形成第二图案；通过利用蚀刻工艺，除去其中将形成接触孔的区域上的所述隔离 物，其中形成所述蚀刻停止层；和形成接触孔，所述半导体衬底通过所述接触孔而暴露。
12. 权利要求11的方法，其中形成所述接触孔包括顺序蚀刻所述暴 露的蚀刻停止层、所述硬掩模膜和所述层间绝缘膜。
全文摘要
公开了形成半导体器件的接触孔的方法。在由于形成半导体器件的接触孔的硬掩模形成过程时，通过使用光刻胶图案的曝光工艺形成第一图案。使用非晶碳层在第一图案的侧壁上形成具有预定厚度的隔离物。填隙在包括所述隔离物的第一图案之间的空间以形成第二图案。因此，可以形成具有曝光设备分辨率或更小间距的接触孔。
文档编号H01L21/02GK101246845SQ200710302250
公开日2008年8月20日 申请日期2007年12月24日 优先权日2007年2月15日
发明者郑宇荣 申请人:海力士半导体有限公司