半导体器件、组合衬底及其制造方法

专利名称：半导体器件、组合衬底及其制造方法
技术领域：
本发明涉及一种半导体器件、组合衬底及其制造方法。更具体地，本发明涉及一种通过将单晶半导体构件与支撑基底组合来构造的组合衬底；一种使用组合衬底制造的半导体器件；以及用于制造半导体器件。
背景技术：
传统上，已经提出了一种通过将支撑基底连接到其上形成有元件结构的半导体层而构造的半导体器件(例如，日本专利特开No. 2007-158133 (以下称为专利文献I))。而且，已经提出了用于制造半导体器件的方法，其包括将另一支撑基底连接到形成在生长衬底上的半导体层并且从半导体层移除该生长衬底的步骤(例如，参见日本专利特开No. 2006-173582(以下称为专利文献2))。在专利文献I中，氮化物半导体层形成在蓝宝石衬底上以构成发光元件结构。然后，使用焊料将作为另一支撑基底的硅衬底连接到氮化物半导体层上。之后，移除蓝宝石衬底。以该方式，提高了光提取效率。另一方面，在专利文献2中，是横向型器件的GaN-HEMT形成在蓝宝石衬底上并且其间插入有缓冲层。支撑衬底连接到GaN-HEMT侧。然后，蓝宝石衬底被分离并且缓冲层被移除，从而暴露GaN-HEMT的载流子流动层的背侧表面。然后，用于发射空穴的电极形成在其背侧表面上，从而提高了元件的击穿电压。引用列表专利文献PTL I :日本专利特开 No. 2007-158133PTL 2 :日本专利特开 No. 2006-17358
发明内容
技术问题如上面描述的专利文献I和2中所公开的使用氮化物半导体的半导体器件中的每一个可以是垂直型功率器件。要求这样的垂直型功率器件具有降低的导通电阻。然而，专利文献I和专利文献2都没有特别地记载导通电阻的降低。为了在这样的垂直型功率器件中实现降低的导通电阻，本发明人已经进行了对于在器件的形成之后减少其上具有元件结构的衬底的厚度(例如，从其背侧表面侧切割衬底)的研究。然而，不利地，当加工衬底时，元件结构可能被损坏。此外，在上述诸如氮化物半导体的化合物半导体中，由于可用作高质量单晶衬底的衬底具有小于硅衬底的大小，因此能够一次制造的器件的数目受到限制。这不利地使得难以减少制造成本。已经做出本发明以解决前述问题，并且本发明的目的在于提供一种低成本且高质量的半导体器件、用于制造半导体器件的组合衬底以及用于制造该半导体器件和组合衬底的方法。
解决问题的技术方案本发明中的一种用于制造半导体器件的方法包括以下步骤制备单晶半导体构件；制备支撑基底；通过包含碳的连接层将支撑基底和单晶半导体构件彼此连接；在单晶半导体构件的表面上形成外延层；使用外延层形成半导体元件；在形成半导体元件的步骤之后通过氧化并且因此分解连接层来将单晶半导体构件与支撑基底分离；以及分割与支撑基底分离的单晶半导体构件。在该情况下，能够使用其 中单晶半导体构件被连接到支撑基底的组合衬底来执行形成半导体元件的步骤。因此，在该步骤中，能够更容易地处理单晶半导体构件。此外，在单晶半导体构件被连接到支撑基底的情况下执行形成半导体元件的步骤中的工艺。因此，单晶半导体构件不需要必须确保单晶半导体构件能够自立的厚度。可以考虑半导体元件的最终产品的特性(诸如导通电阻)确定其厚度。因此，例如为了降低导通电阻，能够将单晶半导体构件的厚度设定为比单晶半导体构件能够自立的厚度的下限更小的厚度。结果，能够实现具有优异特性(例如，足够低的导通电阻)的半导体器件。此外，用于将单晶半导体构件连接到支撑基底的连接层包含碳。因此，连接层在被氧化时能够容易地分解。因此，能够在于单晶半导体构件上形成半导体元件之后容易地将单晶半导体构件与支撑基底分离。此外，包含碳的连接层优选地是包含碳作为其主要成分的连接层。例如，可以使用通过用于将光致抗蚀剂或者树脂固化而对其热处理(碳化)来获得的基本上固态碳层作为连接层。即使在形成半导体元件的步骤中的热处理温度(例如，大约IOO(TC)下，这样的包含碳作为其主要成分的连接层也能够充分地保持单晶半导体构件与支撑基底之间的连接，只要连接层没有暴露于氧化气氛。本发明中用于制造组合衬底的方法包括下述步骤制备单晶半导体构件；制备支撑基底；以及通过包含碳的连接层将支撑基底和单晶半导体构件彼此连接。以该方式，由于支撑基底连接到单晶半导体构件，因此即使当单晶半导体构件的厚度薄时也能够很好地处理组合衬底。此外，在单晶半导体构件被连接到支撑基底的情况下执行在组合衬底的SiC单晶衬底上形成半导体元件的工艺。因此，单晶半导体构件不需要必须确保单晶半导体构件能够自立的厚度。可以考虑半导体元件的最终产品的特性(诸如导通电阻)来确定单晶半导体构件的厚度。因此，例如为了降低导通电阻，能够将单晶半导体构件的厚度设定为比单晶半导体构件能够自立的厚度的下限更小的厚度。结果，根据本发明，能够获得组合衬底，利用该组合衬底能够制造具有优异特性(例如，足够低的导通电阻)的半导体器件。此外，用于将单晶半导体构件连接到支撑基底的连接层包含碳。因此，连接层在被氧化时能够容易地分解。因此，能够容易地将单晶半导体构件与支撑基底分离。根据本发明的半导体器件包括支撑基底、单晶半导体层和电极。单晶半导体层通过包含碳的连接层连接到支撑基底的表面上。电极形成在单晶半导体层上。以该方式，支撑基底能够用作加强构件。因此，对于高质量单晶半导体层的厚度，可以仅确保器件的操作所要求的最小厚度。因此，单晶半导体层的厚度能够比仅使用单晶半导体形成半导体器件的情况下的厚度更薄。结果，能够减少半导体器件的制造成本。应注意的是，单晶半导体层可以包括例如通过连接层连接到支撑基底的表面上的单晶半导体构件；以及形成在单晶半导体构件的表面上的外延层。根据本发明的组合衬底包括支撑基底以及单晶半导体构件。单晶半导体构件通过包含碳的连接层连接到支撑基底的表面上。以该方式，由于支撑基底连接到单晶半导体构件，因此即使当单晶半导体构件的厚度薄时也能够很好地处理组合衬底。此外，在单晶半导体构件被连接到支撑基底的情况下执行在组合衬底的单晶半导体构件上形成半导体元件的工艺。因此，单晶半导体构件不需要必须确保单晶半导体构件能够自立的厚度。可以考虑半导体元件的最终产品的特性(诸如导通电阻)来确定单晶半导体构件的厚度。因此，例如为了减小导通电阻，能够将单晶半导体构件的厚度设定为比单晶半导体构件能够自立的厚度的下限更小的厚度。结果，当使用根据本发明的组合衬底时，能够实现具有优异特性(例如，足够低的导通电阻)的半导体器件。此外，用于将单晶半导体构件连接到支撑基底的连接层包含碳。因此，连接层在被氧化时能够容易地分解。因此，能够容易地将单晶半导体构件与支撑基底分离。本发明的有利效果本发明能够提供一种低成本且高质量的半导体器件以及适合于制造半导体器件的组合衬底。


图I是用于示出根据本发明的用于制造半导体器件的方法的第一实施例的流程图。图2是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图3是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图4是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图5是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图6是是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图7是用于示出如图I中所示的用于制造半导体器件的方法的示意图。图8是用于示出如图I中所示的用于制造半导体器件的方法的第一变型的示意图。图9是用于示出如图I中所示的用于制造半导体器件的方法的第二变形的示意图。图10是根据本发明的用于制造半导体器件的方法的第二实施例的示意图。图11是示出根据本发明的用于制造半导体器件的方法的第二实施例的示意图。图12是示出根据本发明的用于制造半导体器件的方法的第二实施例的示意图。图13是示出根据本发明的用于制造半导体器件的方法的第二实施例的示意图。 图14是示出根据本发明的用于制造半导体器件的方法的第二实施例的示意图。图15是示出根据本发明的用于制造半导体器件的方法的第二实施例的示意图。图16是用于示出根据本发明的用于制造半导体器件的方法的第二实施例的第一变型的示意图。图17是用于示出根据本发明的用于制造半导体器件的方法的第二实施例的第二变型的示意图。图18是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图19是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图20是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图21是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图22是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图23是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图24是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图25是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图26是用于示出根据本发明的用于制造半导体器件的方法的第三实施例的示意图。图27是用于示出根据本发明的用于制造半导体器件的方法的第四实施例的流程图。图28是用于示出如图27中所示的用于制造半导体器件的方法的示意图。图29是用于示出如图27中所示的用于制造半导体器件的方法的示意图。图30是示出根据本发明的用于制造半导体器件的方法的第五实施例获得的半导体器件的示意性横截面图。图31是用于示出根据本发明的用于制造半导体器件的方法的第五实施例的流程图。图32是示出根据本发明的用于制造半导体器件的方法获得的半导体器件的示意性横截面图。
具体实施例方式下面参考附图描述本发明的实施例。应注意的是，在下面提及的附图中，相同或对应的部分被给予相同的附图标记并且不重复描述。(第一实施例)下面参考图I至图7描述根据本发明的用于制造半导体器件的方法。如图I中所示，在根据本发明的用于制造半导体器件的方法中，执行制备单晶半导体构件的步骤(S10)。具体地，制备是一个示例性单晶半导体构件的碳化硅(SiC)单晶衬底I,如图2中所示。图2中所示的SiC单晶衬底I具有圆形平面形状,但是可以具有任何平面形状。应注意的是，例如，除了上述SiC单晶衬底I之外，还可以使用氮化镓(GaN)单、晶衬底等等作为单晶半导体构件。接下来，如图I中所示，执行制备支撑基底的步骤(S20)。具体地，如图3中所示，制备支撑基底20。图3中所示的支撑基底20具有与图2中所示的SiC单晶衬底I的平面形状类似的平面形状。例如，支撑基底20具有圆形平面形状。此外，支撑基底20可以具有与图2中所示的SiC单晶衬底I的底表面的大小相同大小的上表面。优选地，支撑基底20的上表面可以具有比SiC单晶衬底I的底表面的尺寸更大的尺寸。此外，支撑基底20可以由任何材料制成，只要该材料能够耐受将提供给上述SiC单晶衬底I的工艺中的过程温度。其可用的不例是SiC。接下来，如图I中所示，执行将支撑基底和单晶半导体构件彼此连接的步骤(S30)。具体地，如图4中所示，支撑基底20的上表面和SiC单晶衬底I的背侧表面通过连接层22彼此连接。连接层22是包含碳的粘性层。以下述方式形成连接层22。例如，含碳
材料(诸如抗蚀剂的树脂制成的材料)被设置在支撑基底20的上表面上。然后，SiC单晶衬底I安装在其上因此设置有含碳材料的表面上。在该状态下，执行热处理以将含碳材料固化为包含碳作为其主要成分的固体。例如，当使用抗蚀剂作为材料时，能够应用下述热处理。首先，在预定温度(例如，IO(TC)固化抗蚀剂。然后，在真空炉中在垂直方向上施加预定压力和负荷时，执行高温热处理(例如，在大约800°C的温度的热处理)以将抗蚀剂形成为处于固态并且包含碳作为其主要成分的连接层22。因此，获得图4中所示的组合衬底21。接下来，如图I中所示，执行形成外延层的步骤(S40)。结果，具体地，使用外延生长方法，在图4中所示的组合衬底21的SiC单晶衬底I的表面上形成外延层。接下来，如图I中所示，执行形成半导体元件的步骤(S50)。具体地，使用上述外延层，在SiC单晶衬底I的表面上形成具有预定结构的半导体元件。结果，如图5中所示，在SiC单晶衬底I的表面上形成元件30。优选的是,形成多个元件30。接下来，如图I中所示，执行将单晶半导体构件与支撑基底分离的步骤(S60)。具体地，如图6中所示，第二支撑基底25连接到SiC单晶衬底I的其上形成元件30的表面上。能够使用任何方法将该第二支撑基底25连接到其上。示例性方法是使用耐热带以实现第二支撑基底25和SiC单晶衬底I之间的连接。在该状态下，执行能够选择性地移除连接层22的工艺。具体地，例如，连接有第二支撑基底25的组合衬底21被放置于氧等离子体中以分解和移除包含碳的连接层22。因此，如图6中所示，能够将SiC单晶衬底I与支撑基底20分离。接下来，如图I中所示，执行在单晶半导体构件的背侧表面上形成电极的步骤(S70)。具体地，如图7中所示，在SiC单晶衬底I的背侧表面上形成背侧电极26。可以使用诸如溅射方法的任何方法形成背侧电极26。此外，背侧电极26可以由诸如例如金属的导体的任何材料制成。应注意的是，可以在形成背侧电极26之前预先执行下述步骤将导电杂质注入到SiC单晶衬底I的背侧表面中的步骤；以及执行用于活化的热处理的步骤。接下来，如图I中所示，执行分割单晶半导体构件的步骤(S80)。具体地，为了将形成在SiC单晶衬底I的表面上的元件30彼此分离，使用例如划片装置等等来将SiC单晶衬底I分割为预定大小。结果，元件30能够彼此分离。以该方式，能够获得根据本发明的半导体器件。在用于制造半导体器件的方法中的将支撑基底和单晶半导体构件彼此连接的步骤(S30)中，设置将形成为连接层22的含碳材料以覆盖支撑基底20的上表面，但是可以以不同的方式设置材料。具体地，连接层22可以仅被设置在支撑基底20和SiC单晶衬底I之间的连接界面的一部分中，只要SiC单晶衬底I和支撑基底20能够彼此连接并且固定到彼此。例如，如图8中所示，连接层22可以仅被设置在SiC单晶衬底I的外周部分处。图8是示出在将支撑基底和单晶半导体构件彼此连接的步骤(S30)中的连接层的另一示例性设置的示意性平面图。图8是示出在将支撑基底和单晶半导体构件彼此连接的步骤(S30)中的连接层的 另一示例性设置的示意性平面图，也是示出从上面看时的图4中所示的组合衬底21的另一示例的透视平面图。参考图8，连接层22仅被设置在组合衬底21的外周部分(支撑基底20和SiC单晶衬底I之间的连接界面的外周部分)处。在该情况下，在如图I中所示的将单晶半导体构件与支撑基底分离的步骤(S60)中，容易地使连接层22经受诸如氧等离子体或者其它反应气氛的用于移除连接层22的等离子体气氛。因此，在步骤(S60)中，能够更快速地从支撑基底20移除SiC单晶衬底I。参考图9，在如图I中所示的制备单晶半导体构件的步骤(SlO)中，可以如箭头27所指示地对SiC单晶衬底I的背侧表面(将连接到支撑基底20的表面)执行离子注入。利用这样的离子注入，将在形成单晶半导体构件的背侧电极的步骤(S70)中形成的背侧电极26将更可靠地与SiC单晶衬底I的背侧表面欧姆接触。优选的是，在离子注入之后执行用于注入的离子的活化的热处理。在用于活化的热处理之后，执行图I中所示的步骤(S30)和接下来的步骤。(第二实施例)参考图10至图15，将描述根据本发明的用于制造半导体器件的方法的第二实施例。如图10至图15中所示的根据本发明的用于制造半导体器件的方法的第二实施例基本上与如图I至图7中所示的根据本发明的用于制造半导体器件的方法的第一实施例相同，不同之处在于SiC单晶衬底I和支撑衬底20的各自的形状以及通过将这两者组合获得的组合衬底21的形状。具体地，在制备单晶半导体构件的步骤(SlO)(参见图I)中，如图10中所示，制备每个具有四边形平面形状的多个SiC单晶衬底I。这里，制备四个SiC单晶衬底I。接下来，在制备支撑基底的步骤(S20)中，如图11中所示，制备了支撑基底20，其具有四边形平面形状并且其平面大小比SiC单晶衬底I中的每一个的大小相对更大，以便允许在支撑基底20上安装多个SiC单晶衬底I。支撑基底20可以由与图3中所示的支撑基底20的材料相同的材料制成。应注意的是，支撑基底20的形状可以与图3中所示的支撑基底20的形状相同。接下来，执行将支撑基底和单晶半导体构件彼此连接的步骤(S30)。具体地，如图12中所示，在支撑基底20的上表面上形成将形成为包含碳的连接层22的层。然后，多个SiC单晶衬底I被安装到该层上，并且然后执行预定的热处理以将该层形成为连接层22。因此，这样形成的连接层22提供了由连接有多个SiC单晶衬底I的支撑基底20构成的组合衬底。在该情况下，如图12中所示，在支撑基底20的上表面上并排布置的SiC单晶衬底I可以被设置为其间插入有间隔，或者可以被设置为它们的末端表面彼此接触。在如图12中所示的SiC单晶衬底I被设置为其间插入有间隔的情况下，在接下来将单晶半导体构件与支撑基底分离的步骤(S60)中，诸如氧等离子体的反应等离子体能够容易地到达位于SiC单晶衬底I中的每一个和支撑基底20之间的连接界面处的连接层22。因此，SiC单晶衬底I能够容易地与支撑基底20分离。接下来，执行形成外延层的步骤(S40)。因此，如图13中所示，在SiC单晶衬底的上表面上以及在 位于支撑基底20的上表面上的连接层22上形成外延层23。因此，SiC单晶衬底I中的每一个和支撑基底20之间的连接部分处的连接层22的表面被外延层23覆盖。
之后，如上述第一实施例，执行形成半导体元件的步骤(S50)。在该步骤(S50)中，可以使用与上述第一实施例中的步骤(S50)的加工条件相同的加工条件。然后，执行如图I中所示的将单晶半导体构件与支撑基底分离的步骤(S60)。具体地，如图14中所示，如第一实施例，第二支撑基底25借助于诸如利用耐热带的任何方法而被连接到SiC单晶衬底I的上表面上。之后，组合衬底21被放置于诸如氧等离子体的气氛中，从而分解和移除位于SiC单晶衬底I中的每一个和支撑基底20之间的连接层22。应注意的是，因为如上所述，将外延层23 (参见图12)形成为覆盖连接层22，因此，在将第二支撑基底25粘附到SiC单晶衬底I的上表面之前预先执行从SiC单晶衬底I中的每一个和支撑基底20之间的连接部分的附近移除外延层23的步骤。在该步骤中，例如，使用仅暴露上述连接部分的附近的掩膜层(诸如具有图案的抗蚀剂膜)，通过诸如反应离子蚀刻(RIE)的任何方法移除外延层23。接下来，执行如图I中所示的在单晶半导体构件的背侧表面上形成电极的步骤(S70)。该步骤(S70)与第一实施例的步骤(S70)基本上相同。因此，如图15中所示，背侧电极26可以形成在SiC单晶衬底I的背侧表面上。之后，如第一实施例，执行分割单晶半导体构件的步骤(S80)，从而获得根据本发明的半导体器件。参考图16，下面描述根据本发明的用于制造半导体器件的方法的第二实施例的第一变型。应注意的是，图16对应于图8。如图16中所示，在将支撑基底和单晶半导体构件彼此连接的步骤(S30)中，仅在SiC单晶衬底I中的每一个和支撑基底20之间的连接界面的外周部分处形成连接层22。而且在该情况下，能够提供与图8中所示的采用提供连接层22的情况相同的效果。参考图17，下面描述根据本发明的用于制造半导体器件的方法的第二实施例的第二变型。应注意的是，图17对应于图9。在如图I中所示的制备单晶半导体构件的步骤(SlO)中，如图17中所示，如箭头27所指示地对于SiC单晶衬底I中的每一个的背侧表面预先执行离子注入。此外，优选的是，在离子注入之后执行用于活化的退火工艺。以该方式也能够获得与执行图9中所示的步骤的情况相同的效果。(第三实施例)参考图18-图26，下面描述根据本发明的用于制造半导体器件的方法的第三实施例。如图18-图26中所示的用于制造半导体器件的方法包括与如图I-图7中所示的第一实施例中的根据本发明的用于制造半导体器件的方法的步骤基本上相同的步骤，但是不同之处在于SiC单晶衬底I (参见图18)和支撑基底20的各自的形状。结果，组合衬底21具有不同的形状。这将在下面具体地描述。首先，执行如图I中所示的制备单晶半导体构件的步骤(S10)。这里具体的工艺与图2中所示的步骤类似，但是与如图I中所示的用于制造半导体器件的方法的不同之处在于SiC单晶衬底I的大小和形状。具体地，如图18中所示，制备每个均为具有四边形平面形状的板的形式的SiC单晶衬底I作为单晶半导体构件。接下来，执行制备支撑基底的步骤(S20)。具体地，制备如图19中所示的具有圆形平面形状并且其中具有开口 41的支撑基底20。支撑基底20中形成的开口 41中的每一个具有与图18中所示的SiC单晶衬底I中的每一个类似的平面形状。此外，在开口 41的上部处，形成台阶部分42，其具有比开口 41的宽度相对更宽的宽度。台阶部分42具有被设定为在其中容纳SiC单晶衬底I的大小。换言之，台阶部分42的平面形状的大小对应于通过将连接层22 (参见图22)的厚度与SiC单晶衬底I的平面形状的大小相加获得的大小。可以以下述方式形成该开口。即，首先，如图20和图21中所示，开口 41形成为延伸穿过支撑基底20。开口 41的平面形状可以是例如为四边形形状。之后，如图21中所示，在开口 41的上端，形成台阶部分42以提供更宽的开口。台阶部分42的平面形状是四边形，并且类似于图18中所示的SiC单晶衬底I的平面形状。在支撑基底20中形成多个开口 41。在图19中所示的支撑基底20中，形成四个开口 41。接下来，执行将支撑基底和单晶半导体构件彼此连接的步骤(S30)。具体地，如图22和图23中所示，将SiC单晶衬底I中的每一个适配到形成在支撑基底20的开口 41的上部处的台阶部分42中的每一个中。从而，如图22中所示，在台阶部分42的内周侧处预先设置将形成为包含碳的连接层22的层(诸如抗蚀剂)。之后，将SiC单晶衬底I适配到台阶部分42中。例如，可以使用液态材料作为将形成为连接层22的层。然后，执行预定的热处理以将该层形成为是固态的并且包含碳的连接层22。结果，获得图22中所示的结构。应注意的是，在图19中所示的支撑基底20的所有开口中以相同的方式安装SiC单晶衬底I。还应注意的是，台阶部分42具有比SiC单晶衬底I的厚度更小的深度。之后，如图23中所示，通过执行例如抛光工艺来移除SiC单晶衬底I的表面层。结果，能够获得如图23中所示的其中支撑基底20的表面与SiC单晶衬底I的表面彼此处于同一水平面的结构。以该方式，能够获得图24中所示的组合衬底21。应注意的是，图20至图23中的每一个是沿着图19的线XX-XX截取的示意性横截面图。之后，执行如图I中所示的形成外延层的步骤(S40)和形成半导体元件的步骤(S50)。结果，如图25中所示，在SiC单晶衬底I的表面上形成使用上述外延层的多个元件30。之后，执行如图I中所示的将单晶半导体构件与支撑基底分离的步骤(S60)。具体地，将第二支撑基底连接到每个上均形成有多个元件30的SiC单晶衬底I的上表面。之后，执行氧等离子体处理等等以分解和移除包含碳的连接层22。结果，如图26中所示，能够将第二支撑基底25和SiC单晶衬底I与支撑基底20分离。
之后，执行如图I中所示的形成单晶半导体构件的背侧电极的步骤(S70)和分割单晶半导体构件的步骤(S80)以获得本发明的半导体器件。
应注意的是，如图17中所示，可以在连接到支撑基底20之前对图18中所示的划分的背侧表面执行离子注入步骤。然后，可以执行用于活化的退火工艺。(第四实施例)参考图27-图29，下面描述根据本发明的用于制造半导体器件的方法的第四实施例。如图27中所示的制备单晶半导体构件的步骤(SlO)与根据本发明的用于制造半导体器件的方法的第二实 施例中的步骤(SlO)基本上相同。在该情况下，对用作单晶半导体构件的SiC单晶衬底I的背侧表面提供离子注入和用于活化的退火工艺。之后，如图27中所示，执行形成单晶半导体构件的背侧电极的步骤(S70)。具体地，如图28中所示，在SiC单晶衬底I中的每一个的背侧表面上形成背侧电极26。背侧电极26具有比SiC单晶衬底I的背侧表面的平面大小更小的平面大小。能够通过例如下面的步骤形成这样的背侧电极26。首先，使用光刻方法等等，形成抗蚀剂掩膜，该抗蚀剂掩膜具有与将在SiC单晶衬底I的背侧表面中形成背侧电极26的区域对应的开口。之后，使用溅射方法等等，在SiC单晶衬底I的背侧表面中的每一个上形成将成为背侧电极的导体膜(诸如金属膜)。然后，将形成在抗蚀剂掩膜上的导体膜的一部分与抗蚀剂掩膜一起移除(剥离)。以该方式，能够形成背侧电极26。结果，获得图28中所示的结构。接下来，如图27中所示，执行制备支撑基底的步骤(S20)。该步骤与本发明的第二实施例中的步骤(S20)基本上相同。接下来，如图27中所示，执行将支撑基底和单晶半导体构件彼此连接的步骤(S30)。具体地，在SiC单晶衬底I的背侧表面上在没有形成背侧电极26的外周部分处形成将形成为包含碳的连接层22的膜，以便将SiC单晶衬底I和支撑基底的表面彼此连接。之后，执行预定的热处理以将该膜形成为包含碳的连接层22。结果，能够获得如图29中所示的其中SiC单晶衬底I连接到支撑基底20的表面上的组合衬底。在该情况下，如图29中所示，连接层22围绕背侧电极26的外周。因此，背侧电极26在接下来的过程中将不会暴露给膜形成气氛或者蚀刻气氛。此外，连接层22可以被设置在背侧电极26和支撑基底20之间的区域中，只要背侧电极26嵌入在连接层22中。之后，以与本发明的第二实施例中的用于制造半导体器件的方法中的方式相同的方式执行形成外延层的步骤(S40)、形成半导体元件的步骤(S50)、将单晶半导体构件与支撑基底分离的步骤(S60)和分割单晶半导体构件的步骤(S80)。以该方式也能够获得根据本发明的半导体器件。(第五实施例)参考图30和图31，将描述根据本发明的半导体器件和用于制造半导体器件的方法的第五实施例。图31是用于示出用于制造图30中所示的半导体器件的方法的流程图。参考图30，根据本发明的半导体器件是横向型JFET并且是使用根据本发明的组合衬底形成的。具体地，使用由支撑基底20、连接层22和SiC单晶衬底I构成的组合衬底作为半导体衬底。SiC单晶衬底I可以具有任何导电类型。在SiC单晶衬底I上，如图30中所示，形成P—型外延层2。p_型外延层2包含第一导电类型的杂质、用作第一半导体层并且具有厚度h。在该p_型外延层2上，形成n型外延层3。n型外延层3包含杂质浓度高于P—型外延层2中的杂质浓度的第二导电类型的杂质、用作第二半导体层，并且具有厚度d2。在该η型外延层3上，形成用作第三半导体层的P型外延层6。该P型外延层6设置有η+型源极区域层5和η+型漏极区域层9。η+型源极区域层5和η+型漏极区域层9被设置为其间插入预定的间隔、包含杂质浓度高于η型外延层3中的杂质浓度的第二导电类型的杂质，并且具有厚度dl。此外，在源极区域层5和漏极区域层9之间，形成P+型栅极区域层7。p+型栅极区域层7具有进入η型外延层3中的下表面并且包含杂质浓度高于η型外延层3中的杂质浓度的第一导电类型的杂质。在η+型源极区域层5、η+型源极区域层9和ρ+型栅极区域层7的表面上，分别设置源电极10、栅电极11和漏电极12。应注意的是，P+型半导体层4形成为紧邻源极区域层5，以便进入P—型外延层2。接下来，将参考图31描述用于制造图30中所示的半导体器件的方法。如图31中所示，执行制备单晶半导体构件的步骤(S10)、制备支撑基底的步骤(S20)、将支撑基底和单晶半导体构件彼此连接的步骤(S30)、形成外延层的步骤(S40)和形成半导体元件的步 骤(S50)。这些步骤(SlO)至步骤(S50)与本发明的第一实施例或第二实施例中的用于制造半导体器件的方法中的对应步骤基本上相同。之后，在本实施例中，在执行分割单晶半导体构件的步骤(S80)之前，SiC单晶衬底I没有与支撑基底20分离。在该步骤(S80)中，不仅SiC单晶衬底I而且连接层22和支撑基底20被一起分割。结果，获得图30中所示的半导体器件。在上述实施例中的每一个中，已经示出了 SiC单晶衬底I是单晶半导体构件的示例，但是替代SiC单晶衬底1，可以使用诸如氮化物半导体衬底(例如，氮化镓(GaN)衬底等等)的另一种化合物半导体衬底。(示例I)下面描述作为对应于上述第一实施例的示例的用于制造半导体器件的方法。首先，对借助于升华方法生长的2英寸碳化硅单晶锭切片以获得将用作SiC单晶衬底I并且具有100 μ m的衬底。该衬底的一个主表面(一个表面)被机械抛光以实现镜面抛光。然后，借助于派射方法在该镜面抛光的表面上形成TiAlSi膜。接下来，借助于研磨来加工碳化硅多晶衬底以使其具有大约400μπι的厚度。然后，该衬底的一个表面被机械抛光以实现镜面抛光，从而制备第一支撑基底。抗蚀剂被涂布到第一支撑基底的镜面抛光的表面。然后，其上形成TiAlSi膜的SiC单晶衬底的表面被粘附到第一支撑基底的涂布有抗蚀剂的表面。在该状态下，借助于在100°C的加热温度下的热处理对抗蚀剂进行固化。此外,在真空炉中，在10_3Torr或更小的压力下施加500g重量的负荷以将第一支撑基底和SiC单晶衬底彼此挤压的同时，在800°C的加热温度下执行热处理，从而将抗蚀剂形成为形成包含碳作为其主要成分的连接层22。结果，这样形成的连接层22允许SiC单晶衬底和支撑基底彼此连接。利用如上所述的彼此组合的SiC单晶衬底和支撑基底，SiC单晶衬底被磨平并且抛光以减薄到50 μ m的厚度。最终，借助于化学机械抛光(CMP)方法使用硅胶对SiC单晶衬底执行最终的抛光。以该方式，能够获得根据本发明的组合衬底。接下来，在组合衬底的SiC单晶衬底的表面上，使用CVD装置形成外延层，以便使该外延层具有10 μ m的厚度和I X IO16CnT3的载流子浓度。其外延生长条件如下衬底温度被设定在1550°C ;利用的氢气的流量被设定为150SLM ；SiH4的流量被设定为50sCCm ；C2H6的流量被设定为50sccm ；2ppm的氮气的流量被设定为6sccm ;并且生长时间被设定为90分钟。接下来，借助于离子注入方法将铝(Al)离子注入到外延层中并且执行活化退火以形成保护环。接下来，通过在外延层的整个表面上执行钛(Ti)的真空沉积，然后借助于光刻方法在其上形成掩膜图案并且执行蚀刻来形成2. 4mm □的肖特基电极。在500°C的肖特基退火之后，形成SiO2的钝化膜。然后，在肖特基电极上的钝化膜的区域处形成开口。然后形成由Al/Si制成的电极焊盘，其在开口中与肖特基电极接触并且延伸到钝化膜上面。接下来，使用耐热带将因此其上形成有电极焊盘的表面固定到第二支撑基底。然后，因此其上固定有第二支撑基底的组合衬底被放置于氧等离子体中以分解和移除连接层，从而将第一支撑基底与SiC单晶衬底分离。然后使已经从其移除了连接层的TiAlSi膜的表面经受使用氩等离子体的溅射以清洁该表面。之后，从SiC单晶衬底移除第二支撑基、
。最后，对其上形成有肖特基势垒二极管(SBD)的SiC单晶衬底划片，从而将SDB形成为芯片。以该方式，能够获得SBD作为根据本发明的半导体器件。此外，通过将第一支撑基底再次连接并且固定到另一 SiC单晶衬底能够重新使用该第一支撑基底。(示例2)下面描述作为对应于上述第二实施例的示例的用于制造半导体器件的方法。首先，通过升华方法生长的碳化硅单晶锭被成形和切割以获得SiC单晶衬底，该SiC单晶衬底中的每一个是矩形单晶材料，其具有20mm的纵边、40mm的横边和IOOym的厚度。SiC单晶衬底中的每一个的一个表面被机械抛光以实现镜面抛光。在镜面抛光的表面(背侧表面)上，借助于溅射形成TiAlSi膜。接下来，分离地制备具有150_的纵边和横边的正方形的碳化硅多晶板作为第一支撑基底。该第一支撑基底的一个主表面被机械抛光以实现镜面抛光。抗蚀剂被涂布到第一支撑基底的镜面抛光的表面。然后，在SiC单晶衬底的经过抛光的表面(其上形成有TiAlSi膜的表面)贴附到第一支撑基底的情况下，将SiC单晶衬底粘附到第一支撑基底。然后，在100°C的加热温度对其热处理以固化抗蚀剂。以该方式，获得本发明中的图12中所示的组合衬底。应注意的是，多个SiC单晶衬底被以3行X7列的矩阵的形式设置在支撑基底的表面上。接下来，在组合衬底的SiC单晶衬底的表面上使用CVD装置形成外延层，以便使该外延层具有10 μ m的厚度和I X IO16CnT3的载流子浓度。其外延生长条件如下衬底温度被设定在1550°C;利用的氢气的流量被设定为150SLM ；SiH4的流量被设定为50sCCm ；C2H6的流量被设定为50sccm ；2ppm的氮气的流量被设定为6sccm ;并且生长时间被设定为90分钟。通过该步骤，外延层(SiC)覆盖在组合在一起的SiC单晶衬底和第一支撑基底之间的边界部分(即，连接层的表面)。接下来，使用具有开口图案的SiO2层作为掩膜，将磷(P)的离子注入到外延层中以形成晶体管的n+型源极部分。接下来，借助于自对准，使用形成在外延层上的W层作为掩膜，将Al离子注入到P型体部分中。最终，注入Al离子以形成源极部分中的P+区域和保护环。之后，执行用于注入的离子的活化退火。接下来，借助于牺牲氧化，移除外延层的最外面的表面层。然后借助于热氧化形成栅极氧化物膜。在该栅极氧化物膜上，形成由多晶硅制成的栅电极。此外，形成由TiAlSi制成的源电极。之后，形成由SiO2制成的并且具有由SiN制成的势垒层的层间绝缘膜。然后，在该层间绝缘膜上，形成Al/Si的堆叠结构的上布线。形成保护膜以覆盖上布线。接下来，执行干法蚀刻以移除覆盖彼此组合的支撑基底和SiC单晶衬底之间的界面的端部(更具体地，从位于该端部处的连接层的表面)的碳化硅(外延层)的部分。然后，使用耐热带将其上形成有保护膜的表面固定到第二支撑基底。然后因此固定有第二支撑基底的组合衬底被放置于氧等离子体中以从通过干法蚀刻暴露的部分分解和移除连接层，从而将第一支撑基底与SiC单晶衬底分离。然后，使已经从其移除了连接层的TiAlSi膜的表面经受使用氩等离子体的溅射以清洁该表面。之后，从SiC单晶衬底移除第二支撑基底。最后，将SiC单晶衬底划片为芯片。能够重新使用第一支撑基底。(示例3)
下面描述作为对应于上述第三实施例的示例的用于制造半导体器件的方法。首先，通过升华方法生长的碳化硅单晶锭被成形并且切割以获得SiC单晶衬底，该SiC单晶衬底中的每ー个是矩形单晶材料，其具有20mm的纵边、40mm的横边和100 μ m的厚度。因此通过切割获得的SiC单晶碳衬底中的每ー个的表面具有对应于{03-38 }面的表面，该{03-38 }面相对于(0001)面倾斜54. 7°。接下来，分离地制备烧结体SiC衬底作为第一支撑基底，其具有6英寸的直径和600 μ m的厚度。SiC衬底形成为具有多个孔(S卩，可以说这里使用的SiC衬底是多孔体)。此外，SiC衬底设置有开ロ 41和台阶部分42，每个台阶部分42位于将安装SiC单晶衬底的位置并且具有70 μ m的深度以允许在其中固定SiC单晶衬底(參见图21)。具有矩形形状的SiC单晶衬底将被适配到每个台阶部分42中。九个台阶部分42和九个开ロ 41被以矩阵的形式形成。使用光致抗蚀剂将SiC单晶衬底粘附到台阶部分42，如图22中所示。之后，通过在600°C的加热温度在氮气氛中执行热处理来碳化光致抗蚀剂，从而形成包含碳(包含碳作为其主要成分)的连接层22 (參见图22)。因此形成的连接层22允许SiC单晶衬底连接到支撑基底。接下来，利用因此与支撑基底组合的SiC单晶衬底，SiC单晶衬底的未抛光的表面通过研磨和机械抛光被磨平和抛光，直到其达到与支撑基底的表面同一平面。最終，借助于化学机械抛光(CMP)方法使用硅胶对抛光的表面执行最終的抛光。結果，获得图23中所示的结构。接下来，在组合衬底的SiC单晶衬底的表面上，使用CVD装置形成外延层，其具有12 μ m的厚度和8X IO15CnT3的载流子浓度。其外延生长条件如下衬底温度被设定在1550°C;使用的氢气的流量被设定为150SLM ；SiH4的流量被设定为50sCCm ；C2H6的流量被设定为50sccm ；2ppm的氮气的流量被设定为5sccm ;并且生长时间被设定为90分钟。通过该步骤，外延层(SiC)覆盖彼此组合的SiC单晶衬底和第一支撑基底之间的边界部分(S卩，在台阶部分42的外周中暴露的连接层的表面)。接下来，如示例2，使用具有开ロ图案的5102层作为掩膜，将磷(P)的离子注入到外延层中以形成晶体管的n+型源极部分。接下来，借助于自对准，使用形成在外延层上的SiO2层作为掩膜，将Al离子注入到P型体部分中。最終，注入Al离子以形成源极部分中的P+区域和保护环。之后，执行用于注入的离子的活化退火。接下来，借助于牺牲氧化，移除外延层的最外面的表面层。然后，借助于热氧化形成栅极氧化物膜。在该栅极氧化物膜上，形成由多晶硅制成的栅电极。此外，形成由TiAlSi制成的源电极。之后，使用支撑基底的开ロ 41，在SiC单晶衬底的背侧表面上形成由TiAlSi制成的漏电极。之后，执行用于合金化的热处理。接下来，形成层间绝缘膜，其由SiO2制成并且具有由SiN制成的势垒层。然后，在层间绝缘膜上，形成Al/Si的堆叠结构的上布线。形成保护膜以覆盖上布线。接下来，执行干法蚀刻以移除覆盖彼此组合的支撑基底和SiC单晶衬底之间的界面的端部(更具体地，台阶部分42的外周端部)的碳化硅(外延层)的部分。之后，使用耐热带将其上形成有保护膜的表面固定到第二支撑基底。此外，上述牺牲氧化步骤还用作移除源自抗蚀剂的并且用作连接层的碳化物的步骤(換言之，通过牺牲氧化步骤从开ロ 41侧氧 化并移除连接层)。因此，在SiC单晶衬底被固定到第二支撑基底的情况下，SiC单晶衬底和第二支撑基底能够与第一支撑基底分离。最終，将SiC单晶衬底划片为芯片。能够重新使用第一支撑基底。应注意的是，如上所述，在从SiC单晶衬底移除第一支撑基底的步骤之前，第一支撑基底具有大约70 μ m的厚度。因此，在没有从SiC单晶衬底移除第一支撑基底的情况下，SiC单晶衬底和第一支撑基底能够容易地(使用例如激光)形成为芯片。此外，在如在本发明的上述第一至第四实施例中所示的用于制造半导体器件的方法中，能够如图32中所示地形成垂直型器件。这里，下面描述使用本发明的SiC单晶衬底(由碳化硅制成的单晶衬底)制作的另ー示例性半导体器件。參考图32，根据本发明的半导体器件101是垂直型DiMOSFET (双注入MOSFET)，并且具有单晶衬底I、缓冲层121、击穿电压保持层122、P区域123、n+区域124、p+区域125、氧化物膜126、源电极111、上部源电极127、栅电极110和形成在单晶衬底I的背侧表面上的漏电极112。具体地，由碳化硅制成的缓冲层121形成在由η型导电性的碳化硅制成的单晶衬底I的前侧表面上。采用本发明的碳化硅衬底作为单晶衬底1，其包括上述第一至第四实施例中所示的单晶衬底I。在采用第一至第四实施例中的每ー个中的单晶衬底的情况下，缓冲层121形成在单晶衬底I的主表面上。缓冲层121具有η型导电性，并且具有例如O. 5μπι的厚度。此外，缓冲层121中具有η型导电性的杂质具有例如5X1017cm_3的浓度。在缓冲层121上形成击穿电压保持层122。例如，击穿电压保持层122由η型导电性的碳化硅制成，并且具有10 μ m的厚度。此夕卜，击穿电压保持层122包括浓度例如为5X IO15CnT3的η型导电性的杂质。击穿电压保持层122具有其中形成P型导电性的P区域123的表面并且在ρ区域123之间插入有间隔。在ρ区域123中的每ー个中，η.区域124形成在ρ区域123的表面层上。此外，在与η+区域124相邻的位置，形成ρ+区域125。氧化物膜126形成为在ー个ρ区域123中的η+区域124、ρ区域123、两个ρ区域123之间的击穿电压保持层122的暴露部分、另ー P区域123和在该另ー ρ区域123中的η+区域124上延伸。在氧化物膜126上，形成栅电极110。此外，在η+区域124和ρ+区域125上形成源电极111。在源电极111上，形成上部源电极127。此外，漏电极112形成在衬底102的背侧表面上，即形成在与其上形成缓冲层121的前侧表面相反的表面上。
在图32中所示的半导体器件101中，可以采用本发明的碳化硅衬底作为单晶衬底1，例如第一至第四实施例中的每ー个中所示的单晶衬底I。即，半导体器件101包括用作碳化硅衬底的单晶衬底I ;形成在单晶衬底I上的两者都用作外延生长层的缓冲层121和击穿电压保持层122 ;以及形成在击穿电压保持层122上的源电极111。此外，单晶衬底I是本发明的碳化硅衬底。这里，本发明的碳化硅衬底在形成外延层等等的步骤中连接到支撑基底20 (例如，參见图4、图13等等)。因此，其厚度能够足够薄。因此，半导体器件101被制造为具有减小的导通电阻。下面描述用于制造图32中所示的半导体器件101的方法。首先，执行如图I等等中所示的制备单晶半导体构件的步骤(S10)。这里制备例如由碳化硅制成的并且其主表面对应于(03-38)面的单晶衬底I (例如，參见图2)。制备本发明的碳化硅衬底作为单晶衬底1，其包括第一至第四实施例中的每ー个中描述的碳化硅衬底 I。可以采用具有η型导电性并且具有O. 02 Ω cm的衬底电阻的衬底作为该单晶衬底
Io接下来，例如，在执行图I中所示的步骤(S20)和步骤(S30)之后，执行形成外延层的步骤(S40)。具体地，缓冲层121形成在单晶衬底I的表面上。缓冲层121形成在单晶衬底I的主表面上。例如，形成由η型导电性的碳化硅制成的并且具有O. 5 μ m的厚度的外延层作为缓冲层121。缓冲层121具有浓度为例如5 X IO17CnT3的导电性的杂质。然后，在缓冲层121上形成击穿电压保持层122。使用外延生长方法形成由η型导电性的碳化硅制成的层作为击穿电压保持层122。击穿电压保持层122可以具有例如ΙΟμπι的厚度。此外，击穿电压保持层122包括浓度例如为5X IO15CnT3的η型导电性的杂质。接下来，执行如图I中所示的形成半导体元件的步骤(S60)。具体地，首先，执行注入步骤。更具体地，使用通过光刻和蚀刻形成的氧化物膜作为掩膜，将P型导电性的杂质注入到击穿电压保持层122中，从而形成P区域123。此外，在移除这样使用的氧化物膜之后，通过光刻和蚀刻形成具有新图案的氧化物膜。使用该氧化物膜作为掩膜，将η型导电性的导电杂质注入到预定区域中以形成η+区域124。以类似的方式，注入ρ型导电性的导电杂质以形成P+区域125。在这样的注入步骤之后，执行活化退火エ艺。可以在例如采用氩气作为气氛气体，加热温度被设定为1700°C并且加热时间被设定为30分钟的条件下执行活化退火エ艺。接下来，执行栅极绝缘膜形成步骤。具体地，形成氧化物膜126以覆盖击穿电压保持层122、ρ区域123、n+区域124和p+区域125。作为用于形成氧化物膜126的条件，例如，可以执行干法氧化(热氧化)。可以在加热温度被设定为1200°C并且加热时间被设定为30分钟的条件下执行干法氧化。之后，执行氮退火步骤(S150)。具体地，在一氧化氮(NO)的气氛气体中执行退火エ艺。用于该退火エ艺的温度条件例如如下加热温度为1100°c并且加热时间为120分钟。结果，氮原子被引入到氧化物膜126与设置在氧化物膜126下面的击穿电压保持层122、ρ区域123、η+区域124和ρ+区域125中的每ー个之间的界面的附近中。此外，在使用ー氧化氮的气氛气体的退火步骤之后，可以使用是惰性气体的氩(Ar)气执行额外的退火。具体地，使用氩气的气氛气体，可以在加热温度被设定为1100°C并且加热时间被设定为60分钟的条件下执行额外的退火。
接下来，执行电极形成步骤。具体地，借助于光刻方法在氧化物膜126上形成具有图案的抗蚀剂膜。使用抗蚀剂膜作为掩膜，通过蚀刻移除n+区域124和ρ+区域125上面的氧化物膜的部分。之后，将诸如金属的导电膜形成在抗蚀剂膜上并且形成在与n+区域124和P+区域125接触的氧化物膜126的开口中。之后，移除抗蚀剂膜，因此移除了位于抗蚀剂膜上的导电膜的部分(剥离)。这里，例如，可以使用镍(Ni)作为导体。结果，能够获得源电极111。应注意的是，在该情况下，优选地执行用于合金化的热处理。具体地，使用是惰性气体的IS(Ar)气的气氛气体,在加热温度被设定在950°C并且加热时间被设定在2分钟的情况下执行热处理(合金化处理)。之后，在源电极111上，形成上部源电极127。此外，在氧化物膜126上形成栅电极110。然后，执行图I的步骤(S60)，并且之后执行步骤(S70)。具体地，在单晶衬底I的背侧表面上形成漏电极112。以该方式，能够获得图32中所示的半导体器件101。換言之，通过在单晶衬底I的主表面上形成外延层和电极来制作半导体器件101。 此外，在上述半导体器件中，已经示出了通过在其主表面对应于(03-38)面的碳化硅衬底上形成用作有源层的外延层来制作半导体器件。然而，可以用于主表面的晶面不限于此并且任何适合于使用的目的并且包括(0001)面的晶面可以用于主表面。下面描述本发明的特征构造，但是在上述实施例或示例中已经描述了这些构造中的一些。根据本发明的用于制造用作半导体器件的半导体元件30的方法包括制备单晶半导体构件(例如，SiC单晶衬底I)的步骤(S10);制备支撑基底20的步骤(S20);通过包含碳的连接层22将支撑基底20和单晶半导体构件(SiC单晶衬底I)彼此连接的步骤(S30);在SiC单晶衬底I的表面上形成外延层23的步骤(S40);使用外延层23形成半导体元件的步骤(S50);在形成半导体元件的步骤(S50)之后通过氧化并且因此分解连接层22来将SiC单晶衬底I与支撑基底20分离的步骤(S60);以及分割与支撑基底20分离的SiC单晶衬底I的步骤(S80)。在该情况下，能够使用其中SiC单晶衬底I被连接到支撑基底20的组合衬底21来执行形成半导体元件的步骤(S50)。因此，在步骤(S50)中，能够更容易地处理SiC单晶衬底I。此外，在SiC单晶衬底I被连接到支撑基底20的情况下执行形成半导体元件的步骤(S50)中的エ艺。因此，SiC单晶衬底I不需要必须确保SiC单晶衬底I能够自立的厚度。可以考虑半导体元件(元件30)的最终产品的特性(诸如导通电阻)而确定其厚度。因此，例如为了降低导通电阻，能够将SiC单晶衬底I的厚度设定为比SiC单晶衬底I能够自立的厚度的下限更小的厚度。结果，能够实现具有优异的特性(例如，足够低的导通电阻)的半导体器件。此外，由于用于将SiC单晶衬底I连接到支撑基底20的连接层22包含碳，因此，连接层22在被氧化时能够容易地分解。因此，能够在于SiC单晶衬底I上形成半导体元件(元件30)之后容易地将SiC单晶衬底I与支撑基底20分离。此外，包含碳的连接层22优选地为包含碳作为其主要成分的连接层。例如，可以使用通过热处理(碳化)光致抗蚀剂或者树脂以将其固化为基本上固态的碳而获得的层作为连接层22。即使在形成半导体元件的步骤(S50)中的热处理温度(例如，大约1000°C)下，由此包含碳作为其主要成分的连接层22也能够充分地保持SiC单晶衬底I与支撑基底20之间的连接，只要连接层22没有暴露于氧化气氛。除了上述光致抗蚀剂之外，通过热处理形成为连接层22的材料的示例还包括酚醛树脂、葡萄糖等等。通过热处理形成为连接层22的材料可以为诸如上述光致抗蚀剂的液态材料，但是可以例如为具有高粘度的凝胶材料或者诸如带状形状或者膜状形状的材料的固态材料。在使用这样的固态材料的情况下，该材料优选地具有粘性。此外，用于形成连接层22的热处理优选地碳化将形成为连接层22的层(例如，包含碳作为其主要成分的层)。热处理可以例如在真空或惰性气体气氛中在500°C或更高的加热温度下，优选地在700°C或更高的加热温度下执行预定时间(例如，不小于30分钟并且不大于90分钟)。用于制造半导体器件的方法可以包括在连接的步骤(S30 )之后并且在形成半导体元件的步骤(S50)之前形成保护膜(形成为覆盖连接层22的暴露表面的外延层23)的步骤(S40)(例如，如图12和图13中所示的形成外延层23的步骤)以覆盖连接层22的暴露表 面。此外，用于制造半导体器件的方法可以包括在形成半导体元件的步骤(S50)之后和在分离的步骤(S60)之前移除保护膜的步骤(例如，如图14中所示的从SiC单晶衬底I和支撑基底20之间的连接部分的附近移除外延层23的步骤)。对于保护膜，优选的是使用具有比连接层22更高的氧化气氛耐受性的材料。例如，保护膜优选地由抗氧化材料形成。例如，可以采用上述SiC外延膜作为保护膜。其它可用材料的示例包括氧化硅(诸如Si02)、氮化硅(SiN)、氧化铝(Al2O3)等等。此外，保护膜可以与如上述第二实施例等等中所示的在SiC单晶衬底I上形成外延膜的步骤同时地形成，但是可以执行形成保护膜的独立的步骤。例如，可以执行形成具有用于仅暴露连接层22的表面的开ロ图案的掩膜层以形成将用作保护膜的膜的步骤。在该情况下，因此存在的保护膜防止连接层22在形成半导体元件的步骤(S50)中直接暴露于处理气氛。因此，即使在形成半导体元件的步骤(S50)中使用可能分解连接层22的气氛时，也能够防止了连接层22被损坏。此外，在分离的步骤之前，移除保护膜。因此，可以在分离的步骤(S60)中可靠地分解和移除连接层22。在用于制造半导体器件的方法中，形成半导体元件的步骤(S50)可以包括将光致抗蚀剂涂布到外延层23上的步骤。在涂布光致抗蚀剂的步骤中，可以采用辊涂布方法和喷嘴喷射涂布方法中的ー种。这里，假设如第二实施例至第五实施例中，多个SiC单晶衬底I通过连接层22连接到支撑基底20。在该情况下，即使当在支撑基底20上的多个SiC单晶衬底I之间形成间隙时，与使用旋转涂覆方法的情况相比，上述辊涂布方法或者喷嘴喷射涂布方法也允许光致抗蚀剂更可靠并且更均匀地设置在形成在SiC单晶衬底I的上表面上的外延层上。这防止了借助于光刻方法使用光致抗蚀剂形成的图案的形状的精度的劣化，从而能够限制由于形状的精度的劣化而导致产生元件30的缺陷。这限制了半导体器件(元件30)的制造产率的減少。在用于制造半导体器件的方法中的分离的步骤(S60)中，可以重新使用已经从其移除了 SiC单晶衬底I的支撑基底20作为制备支撑基底的步骤(S20)中制备的支撑基底。由于在该情况下能够重新使用支撑基底20，因此与在使用一次之后丢弃支撑基底20的情况相比，能够减少半导体器件的制造成本。根据本发明的用于制造组合衬底的方法包括制备单晶半导体构件(SiC单晶衬底I)的步骤(SlO);制备支撑基底20的步骤(S20);以及通过包含碳的连接层22将支撑基底20和SiC单晶衬底I彼此连接的步骤(S30)。以该方式，由于将支撑基底20连接到SiC单晶衬底1，因此即使当SiC单晶衬底I的厚度薄时也能够很好地处理组合衬底21。此外，在SiC单晶衬底I被连接到支撑基底20的情况下执行在组合衬底21的SiC单晶衬底上形成半导体元件(元件30)的エ艺。因此，SiC单晶衬底I不需要必须确保SiC单晶衬底I能够自立的厚度。可以考虑半导体兀件(兀件30)的最终产品的特性(诸如导通电阻)来确定SiC单晶衬底I的厚度。因此，例如为了降低导通电阻，能够将SiC单晶衬底I的厚度设定为比SiC单晶衬底I能够自立的厚度的下限更小的厚度。结果，根据本发明，能够获得组合衬底21，通过该组合衬底21能够制造具有优异特性(例如，足够低的导通电阻)的半导体器件。 此外，用于将诸如SiC单晶衬底I的单晶半导体构件连接到支撑基底20的连接层22包含碳。因此，连接层22在被氧化时能够容易地分解。因此，能够容易地将SiC单晶衬底I等等与支撑基底20分离。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，单晶半导体构件(SiC单晶衬底I)可以具有不大于100 μ m的厚度并且SiC单晶衬底I可以具有不小于
IX IO18CnT3的载流子浓度。优选地，SiC单晶衬底I的厚度不大于50 μ m。在该情况下，认为当在SiC单晶衬底I上形成半导体元件吋，上述载流子浓度导致SiC单晶衬底I中的减小的迁移率(例如，lOOcmV/s)。然而，通过如上地限定SiC单晶衬底I的厚度，能够将在SiC单晶衬底I的厚度方向上的电阻保持为足够低(例如，O. 5mQcm2或更小)。因此，利用使用组合衬底21的制造半导体器件的方法，能够实现允许在纵向方向上的足够低的电阻并且因此实现足够低的损耗的半导体器件。用于制造组合衬底的方法可以进一歩包括如图13中所示的形成保护膜(形成在SiC单晶衬底I的末端表面的下部和支撑基底20的上表面之间的边界部分上的外延层23)以覆盖连接层22的暴露表面的步骤。对于保护膜(SiC的外延层23)，优选地使用比连接层22更高的氧化气氛耐受性的材料。例如，保护膜优选地由抗氧化材料制成。在该情况下，因此形成的保护膜防止连接层22在使用组合衬底21形成半导体器件时直接暴露于处理气氛。因此，即使在形成半导体器件的步骤中使用可能分解连接层22的气氛(诸如氧化气氛)时，也能够防止连接层22被损坏。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，保护膜由包含从由碳化硅(SiC)、氧化硅、氮化硅和氧化铝(Al2O3)组成的组中选择的至少ー种的材料制成。在该情况下，上述材料中的每ー种是当使用组合衬底21形成半导体器件时耐受相对高温度(例如，大约IOO(TC)并且展现出足够的耐久性的抗氧化材料。因此，能够可靠地保护连接层22。此外，如上面在第二实施例中所述，保护膜可以由与构成单晶半导体构件(SiC单晶衬底I)的材料相同的材料制成。例如，当如上所述使用碳化硅(SiC)用于构成单晶半导体构件的材料吋，碳化硅也能够被用于保护膜。在该情况下，在用于制造半导体器件的エ艺中，由碳化硅制成的保护膜可以在步骤(S40)中在单晶半导体构件(SiC单晶衬底I)的表面上形成由碳化硅制成的外延层时同时地形成。因此，不需要与形成外延层的步骤(S40)分离地执行用于仅形成保护膜的额外的步骤。因此，能够在制造半导体器件时限制制造步骤的数目增加。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，制备单晶半导体构件的步骤(SlO)可以包括在单晶半导体构件(SiC单晶衬底I)上的将通过连接层22连接到支撑基底20的表面处形成金属层(用作背侧电极26的导体层)的步骤(图27中的步骤(S70))。在该情况下，在将连接到支撑基底20的SiC单晶衬底I的表面(背侧表面)上预先形成金属层(如图28和图29中所示的用作背侧电极26的金属层)。因此，当使用组合衬底21执行用于制造半导体器件的方法时，通过在用于制造的方法中的热处理，在使SiC单 晶衬底I和金属层彼此接触的部分处形成欧姆结。因此，在使用组合衬底21形成的半导体器件中，金属层能够用作背侧电极26。此外，在使用组合衬底21制造半导体器件的情况下，与在SiC单晶衬底I上形成器件结构，之后从SiC单晶衬底I移除支撑基底20并且然后在其背侧表面上形成电极(背侧电极26)的情况不同的是，在形成将被形成为电极的金属层之后不需要执行用于形成欧姆结的额外的热处理(即使要求额外的热处理，也能够减少用于热处理的处理温度)。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，在制备单晶半导体构件的步骤(SlO)中，可以如图10、图18等中所示地制备多个单晶半导体构件(SiC单晶衬底I)。此外，在用于制造半导体器件的方法中，在连接的步骤(S30)中，将多个单晶半导体构件(SiC单晶衬底I)可以通过连接层22连接到支撑基底20。因此，多个单晶半导体构件(SiC单晶衬底I)可以并排布置在支撑基底20的表面上。此外，优选的是，如图12等等中所示地在设置为彼此相邻的两个单晶半导体构件(SiC单晶衬底I)之间形成间隙。在该情况下，在用于制造半导体器件的方法中的分离单晶半导体构件的步骤(S60)中，通过该间隙，诸如氧等离子体的氧化气氛确保到达连接层22。因此，在分离的步骤(S60)中，能够可靠地将单晶半导体构件(SiC单晶衬底I)与支撑基底20分离。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，支撑基底20可以具有四边形平面形状，如上述第二实施例中所示。此外，单晶半导体构件(SiC单晶衬底I)优选地也具有四边形平面形状。除了圆形和四边形形状之外，支撑基底20的平面形状可以为诸如三角形或者五角形的多边形形状。而且，优选的是，如上述第二和第三实施例中所示，将多个单晶半导体构件(SiC单晶衬底I)通过连接层22连接到支撑基底20。此外，支撑基底20的平面形状可以与单晶半导体构件(SiC单晶衬底I)的平面形状类似，或者可以是具有相同数目的角的多边形。在该情况下，当将多个单晶半导体构件(SiC单晶衬底I)连接到一个支撑基底20吋，将被连接到支撑基底20的单晶半导体构件(SiC单晶衬底I)能够被布置为甚至存在于支撑基底20的角处。因此，能够增加一次能够加工的SiC单晶衬底I的数目，因此高效地制造半导体器件(或者获得用于能够高效地制造半导体器件的组合衬底21)。此外，将被制造的半导体器件通常具有四边形平面形状。因此，当如上所述支撑基底20和单晶半导体构件(SiC单晶衬底I)的平面形状是四边形时，与使用具有圆形平面形状并且具有基本上相同面积的单晶半导体构件(SiC单晶衬底I)的情况相比，能够增加将从ー个单晶半导体构件(SiC单晶衬底I)获得的半导体器件的数目。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，示出作为SiC单晶衬底I的单晶半导体构件可以由包含碳化硅(SiC)和氮化物半导体中的ー种的材料制成。支撑基底20可以由包含从包含碳化硅(SiC)、氧化铝(Al2O3)、蓝宝石、硅(Si )和氮化硅的组选择的至少ー种的材料制成。在使用这样的材料的情况下，即使在相对高的温度环境下也能够保持与包含碳的连接层22的连接。另外，它们能够耐受高温过程。在用于制造半导体器件的方法或者用于制造组合衬底的方法中，支撑基底20可以设置有能够在其中容纳单晶半导体构件(SiC单晶衬底I)的贯通孔(开ロ 41)。在该情况下，将单晶半导体构件(SiC单晶衬底I)设置在支撑基底20的开ロ 41 (例如，图22或图23中所示的台阶部分42)中。因此，将连接层22设置在单晶半导体构件(SiC单晶衬底I)的外周(与开ロ 41的台阶部分42的内壁相対的部分)处。因此，在用于制造半导体器件的方法中的分离的步骤(S60)中，氧化气氛能够容易地到达连接层22，从而可靠地分解连接层22。因此，在分离的步骤(S60)中，能够可靠地将单晶半导体构件(SiC单晶衬底I)与支撑基底20分离。根据本发明的半导体器件包括支撑基底20 ;单晶半导体层(SiC单晶衬底I和形成在SiC单晶衬底I的表面上并且位于SiC单晶衬底I和栅电极11之间的外延层)；以及电极(源电极10、栅电极11和漏电极12)，如图30中所示。单晶半导体层(SiC单晶衬底I和外延层)通过包含碳的连接层22连接到支撑基底20的表面上。电极形成在单晶半导体层(SiC单晶衬底I和外延层)上。以该方式，支撑基底20能够用作加强构件。因此，对于高质量的单晶半导体层(特别地，SiC单晶基板I)的厚度，可以仅确保器件的操作所要求的最小厚度。因此，单晶半导体层的厚度能够比仅使用单晶半导体层形成半导体器件的情况下的厚度更薄。结果，能够减少半导体器件的制造成本。应注意的是，单晶半导体层可以包括如上所述的通过连接层22连接到支撑基底20的表面的单晶半导体构件(SiC单晶衬底I)和形成在单晶半导体构件(SiC单晶衬底I)的表面上的外延层。替代地，单晶半导体层可以仅由单晶半导体构件(SiC单晶衬底I)构成。在半导体器件中，支撑基底20可以由导电材料形成。在该情况下，支撑基底20是导电的。因此，半导体器件的接地电极可以形成在单晶半导体层的背侧表面(在支撑基底20侧的SiC单晶衬底I的表面)上(半导体器件能够从该背侧表面侧接地)。应注意的是，包含碳的连接层22优选地是包含碳作为其主要成分并且具有导电性的连接层22。此外，表述“包含碳作为其主要成分的连接层22”意在表示以50%或更大体积百分比的含量包含碳的连接层。在半导体器件中，单晶半导体层(SiC单晶衬底I和外延层)可以由包含碳化硅(SiC)和氮化物半导体(诸如GaN)中的ー种的材料制成。此外，支撑基底20可以由包含从由碳化硅(SiC)、氧化铝、蓝宝石、硅和碳化硅组成的组选择的至少ー种的材料制成。在使用这样的材料的情况下，即使在相对高的温度环境下也能够保持与包含碳的连接层的连接。 另外，它们能够耐受高温过程。根据本发明的组合衬底21包括支撑基底20和单晶半导体构件(SiC单晶衬底I)。单晶半导体构件(SiC单晶衬底I)通过包含碳的连接层22连接到支撑基底20的表面上。以该方式，由于支撑基底20连接到单晶半导体构件(SiC单晶衬底1)，因此，即使当单晶半导体构件(SiC单晶衬底I)的厚度薄时也能够很好地处理组合衬底21。此外，在单晶半导体构件(SiC单晶衬底I)被连接到支撑基底20的情况下执行在组合衬底21的单晶半导体构件(SiC单晶衬底I)上形成半导体元件的エ艺。因此，单晶半导体构件(SiC单晶衬底I)不需要必须确保SiC单晶衬底I能够自立的厚度。可以考虑半导体元件(元件30)的最终产品的特性(诸如导通电阻)来确定单晶半导体构件(SiC单晶衬底I)的厚度。因此，例如为了降低导通电阻，能够将单晶半导体构件的厚度(SiC单晶衬底I)设定为比SiC单晶衬底I能够自立的厚度的下限更小的厚度。结果，通过使用根据本发明的组合衬底21，能够实现具有优异特性(例如，足够低的导通电阻)的半导体器件。此外，用于将单晶半导体构件(SiC单晶衬底I)连接到支撑基底20的连接层22包含碳。因此，连接层22在被氧化时能够容易地分解。因此，能够容易地将单晶半导体构件(SiC单晶衬底I)与支撑基底20分离。组合衬底21可以进ー步包括形成在单晶半导体层(SiC单晶衬底I)的表面上的外延层(图13的外延层23、图30的p_型外延层2等等)。以该方式，通过形成外延层以便匹配将制造的半导体器件的特性，能够实现适合于半导体器件的制造的组合衬底21。在组合衬底21中，单晶半导体构件(SiC单晶衬底I)可以具有不大于100 μ m的厚 度，并且单晶半导体构件(SiC单晶衬底I)可以具有不小于IXlO18cnT3的载流子浓度。此夕卜，单晶半导体构件(SiC单晶衬底I)优选地具有50 μ m或更小的厚度。在该情况下，认为当在单晶半导体构件(SiC单晶衬底I)上形成半导体元件时，上述载流子浓度导致单晶半导体构件(SiC单晶衬底I)中的减小的迁移率(例如，100cmV/s)。然而，通过如上地限定单晶半导体构件(SiC单晶衬底I)的厚度，能够在单晶半导体构件(SiC单晶衬底I)的厚度方向上将电阻保持在足够低的值(例如，O. 5mQcm2或更小)。因此，通过使用组合衬底21，能够在半导体器件的纵向方向上充分地降低电阻，从而充分地降低半导体器件中的损耗。组合衬底21可以进一歩包括形成为覆盖连接层22的暴露表面的保护膜(如图13中所示的形成在SiC单晶衬底I的末端表面与支撑基底20的表面之间的边界部分上的外延层23)。在该情况下，因此存在的保护膜防止连接层22在使用组合衬底21形成半导体器件时直接暴露于处理气氛。因此，即使在形成半导体器件的步骤中使用可能分解连接层22的气氛(诸如氧化气氛)时也能够防止连接层22被损坏。在组合衬底21中，保护膜可以由包括从由碳化硅(SiC)、氧化硅、氮化硅和氧化铝组成的组选择的至少ー种的材料制成。在该情况下，上述材料中的每ー种是在使用组合衬底21形成半导体器件时耐受相对高的温度(例如，大约IOO(TC)并且展示出足够的耐久性的抗氧化材料。因此，能够可靠地保护连接层22。组合衬底21可以进ー步包括如图29中所示的形成在单晶半导体构件(SiC单晶衬底I)上的将通过连接层22连接到支撑基底20的表面(背侧表面)处的金属层(背侧电极26)。在该情况下，在将连接到支撑基底20的单晶半导体构件(SiC单晶衬底I)的表面(背侧表面)上预先形成金属层(背侧电极26)。因此，当使用组合衬底21制造半导体器件时，通过制造半导体器件的エ艺中的热处理，在使单晶半导体构件(SiC单晶衬底I)和金属层(背侧电极26)彼此接触的部分处，形成欧姆结。因此，在使用组合衬底21形成的半导体器件中，金属层(背侧电极26)能够用作电极。在组合衬底21中，多个单晶半导体构件(SiC单晶衬底I)通过连接层22连接到支撑基底20。多个单晶半导体构件(SiC单晶衬底I)可以并排地布置在支撑基底20的表面上。此外，优选的是，如图12等中所示，在设置为彼此相邻的两个单晶半导体构件(SiC单晶衬底I)之间形成间隙。在该情况下，通过该间隙，诸如氧等离子体的氧化气氛在将单晶半导体构件(SiC单晶衬底I)与组合衬底21中的支撑基底20分离时确保到达连接层22。因此，能够可靠地将单晶半导体构件(SiC单晶衬底I)与支撑基底20分离。在组合衬底21中，如图12、图24等中所示，支撑基底20可以具有四边形平面形状。而且，优选的是，多个单晶半导体构件(SiC单晶衬底I)通过连接层22连接到支撑基底20。此外，单晶半导体构件(SiC单晶衬底I)还优选地具有四边形平面形状。在该情况下，当多个单晶半导体构件(SiC单晶衬底I)连接到一个支撑基底20吋，将被连接到支撑基底20的单晶半导体构件(SiC单晶衬底I)能够被布置为甚至存在于支撑基底20的角处。因此，能够增加一次能够制造的单晶半导体构件(SiC单晶衬底I)的数目，从而实现允许高效地制造半导体器件的组合衬底21。在组合衬底中，单晶半导体构件(SiC单晶衬底I)可以由包含碳化硅和氮化物半导体中的ー种的材料制成。支撑基底20可以由包含从由碳化硅、氧化铝、蓝宝石、硅和氮化硅组成的组选择的至少ー种的材料制成。在使用这样的材料的情况下，即使在相对高的温度环境下也能够保持包含碳的连接层22与单晶半导体构件(SiC单晶衬底I)和支撑基底20中的每ー个之间的连接，并且能够实现能够耐受高温过程的组合衬底21。在组合衬底21中，支撑基底20可以设置有如图19至图23中所示的贯通孔(开ロ41)。单晶半导体构件(SiC单晶衬底I)可以设置在贯通孔(开ロ 41的台阶部分42)中。在该情况下，将单晶半导体构件(SiC单晶衬底I)设置在支撑基底20的开ロ 41的台阶部分42中。因此，连接层22设置在单晶半导体构件的外周(与台阶部分42的内壁相対的SiC单晶衬底I的部分)处。因此，当将单晶半导体构件(SiC单晶衬底I)和支撑基底20彼此分离时，氧化气氛能够容易地到达连接层22，从而可靠地分离连接层22。此外，在上述第一和第二实施例中，可以在支撑基底20的表面上预先形成埋头孔(凹陷)以有利于SiC单晶衬底I的定位。例如，凹陷优选地具有与SiC单晶衬底I的平面形状对应的平面形状，并且具有能够在其中容纳SiC单晶衬底I的背侧表面的大小。此外，SiC单晶衬底I和支撑基底20之间的连接层22可以整体地设置在SiC单晶衬底I和支撑基底20的彼此面对的表面(连接界面)上，但是可以仅设置在该连接界面的一部分中(例如，如图8或图16中所示，仅设置在连接界面的外周部分处，或者仅设置在外周部分的一部分处，或者仅设置在连接界面的中央部分处，或者设置在连接界面中的ー个或多个位置处)。这里公开的实施例和示例在任何方面都是示例性和非限制性的。本发明的范围由权利要求限定，而不是由上述实施例限定，并且意在包括与权利要求等价的范围和意义内的任何修改。エ业适用性本发明特别有利地可应用于通过将诸如SiC单晶衬底或者GaN单晶衬底的单晶半导体构件与支撑基底组合而构造的组合衬底以及使用该组合衬底制造的半导体器件。附图标记列表I :单晶衬底；2 :p_型外延层；3 n型外延层；4 p+型半导体层；5 :源极区域层；6 P型外延层；7 :p+型栅极区域层；9 :漏极区域层；10，111 :源电极；11，110 :栅电极；12，112 漏电极；20 :支撑基底；21 :组合衬底；22 :连接层；23 :外延层；25 :第二支撑基底；26 ;背侧、电极;27 :箭头；30 :元件；41 :开ロ ；42 :台阶部分；101 :半导体器件；121 :缓冲层；122 :击穿电压保持层；123 p区域；124 n+区域；125 p+区域；126 :氧 物膜；127 :上部源电极。
权利要求
1.一种用于制造半导体器件的方法，包括下述步骤 制备(SlO)单晶半导体构件(I)； 制备(S20)支撑基底(20)； 通过包含碳的连接层(22)将所述支撑基底(20)和所述单晶半导体构件(I)彼此连接(S30)； 在所述单晶半导体构件(I)的表面上形成(S40 )外延层(23 ); 使用所述外延层(23)形成(S50)半导体元件； 在形成(S50)所述半导体元件的步骤之后，通过氧化并且因此分解所述连接层(22)，来将所述单晶半导体构件(I)与所述支撑基底(20)分离(S60);以及分割(S80)与所述支撑基底(20)分离的所述单晶半导体构件(I)。
2.根据权利要求I所述的用于制造半导体器件的方法，其中所述单晶半导体构件(I)具有等于或小于100 μ m的厚度并且具有等于或大于IXlO18cnT3的载流子浓度。
3.根据权利要求I所述的用于制造半导体器件的方法，进一步包括下述步骤 在连接(S30 )的步骤之后并且在形成(S50 )所述半导体元件的步骤之前，形成(S40 )保护膜(23)以覆盖所述连接层(22)的暴露表面；以及 在形成(S50)所述半导体元件的步骤之后并且在分离(S60)的步骤之前移除所述保护膜(23)。
4.根据权利要求3所述的用于制造半导体器件的方法，其中所述保护膜(23)由包含从由碳化硅、氧化硅、氮化硅和氧化铝组成的组选择的至少一种的材料制成。
5.根据权利要求I所述的用于制造半导体器件的方法，其中制备(SlO)所述单晶半导体构件(I)的步骤包括在所述单晶半导体构件(I)上，在所述单晶半导体构件(I)的将通过所述连接层(22)连接到所述支撑基底(20)的表面处，形成(S70)金属层的步骤。
6.根据权利要求I所述的用于制造半导体器件的方法，其中 在制备(SlO)所述单晶半导体构件(I)的步骤中，制备多个所述单晶半导体构件(1)，并且 在连接(S30)的步骤中，将所述多个单晶半导体构件(I)通过所述连接层(22)连接到所述支撑基底(20)。
7.根据权利要求I所述的用于制造半导体器件的方法，其中 形成(S50)所述半导体元件的步骤包括将光致抗蚀剂涂布到所述外延层(23)上的步骤，并且 在涂布所述光致抗蚀剂的步骤中，采用辊涂布方法和喷嘴喷射涂布方法中的一种。
8.根据权利要求I所述的用于制造半导体器件的方法，其中所述支撑基底(20)具有四边形平面形状。
9.根据权利要求I所述的用于制造半导体器件的方法，其中 所述单晶半导体构件(I)由包含碳化硅和氮化物半导体中的一种的材料制成，并且所述支撑基底(20)由包含从由碳化硅、氧化铝、蓝宝石、硅和氮化硅组成的组选择的至少一种的材料制成。
10.根据权利要求I所述的用于制造半导体器件的方法，其中重新使用在分离(S60)的步骤中与所述单晶半导体构件(I)分离的所述支撑基底(20)，作为在制备(S20)所述支撑基底(20)的步骤中制备的支撑基底(20)。
11.根据权利要求I所述的用于制造半导体器件的方法，其中所述支撑基底(20)设置有能够在其中容纳所述单晶半导体构件(I)的贯通孔(41)。
12.一种用于制造组合衬底的方法，包括下述步骤 制备(SlO)单晶半导体构件(I)； 制备(S20 )支撑基底(20 );以及 通过包含碳的连接层(22)将所述支撑基底(20)和所述单晶半导体构件(I)彼此连接(S30)。
13.根据权利要求12所述的用于制造组合衬底的方法，其中所述单晶半导体构件(I)具有等于或小于lOOym的厚度并且具有等于或大于IXlO18cnT3的载流子浓度。
14.根据权利要求12所述的用于制造组合衬底的方法，进一步包括形成保护膜(23)以覆盖所述连接层(22)的暴露表面的步骤。
15.根据权利要求12所述的用于制造组合衬底的方法，其中制备(SlO)所述单晶半导体构件(I)的步骤包括在所述单晶半导体构件(I)上，在所述单晶半导体构件(I)的将通过所述连接层(22 )连接到所述支撑基底(20 )的表面处，形成(S70 )金属层的步骤。
16.根据权利要求12所述的用于制造组合衬底的方法，其中 在制备(SlO)所述单晶半导体构件(I)的步骤中，制备多个所述单晶半导体构件(1)，并且 在连接(S30)的步骤中，将所述多个单晶半导体构件(I)通过所述连接层(22)连接到所述支撑基底(20)。
17.根据权利要求12所述的用于制造组合衬底的方法，其中 所述单晶半导体构件(I)由包含碳化硅和氮化物半导体中的一种的材料制成，并且所述支撑基底(20)由包含从由碳化硅、氧化铝、蓝宝石、硅和氮化硅组成的组选择的至少一种的材料制成。
18.一种半导体器件，包括 支撑基底(20)； 单晶半导体层，所述单晶半导体层通过包含碳的连接层(22)连接到所述支撑基底(20)的表面上；以及 电极(10，11，12)，所述电极(10，11，12)形成在所述单晶半导体层上。
19.根据权利要求18所述的半导体器件，其中所述支撑基底(20)由导电材料制成。
20.根据权利要求18所述的半导体器件，其中 所述单晶半导体层由包含碳化硅和氮化物半导体中的一种的材料制成，并且所述支撑基底(20)由包含从由碳化硅、氧化铝、蓝宝石、硅和氮化硅组成的组选择的至少一种的材料制成。
21.—种组合衬底,包括 支撑基底(20);以及 单晶半导体构件(1)，所述单晶半导体构件(I)通过包含碳的连接层(22)连接到所述支撑基底(20)的表面上。
22.根据权利要求21所述的组合衬底，进一步包括形成在所述单晶半导体构件(I)的表面上的外延层(23)。
23.根据权利要求21所述的组合衬底，其中所述单晶半导体构件(I)具有等于或小于lOOym的厚度并且具有等于或大于IXlO18cnT3的载流子浓度。
24.根据权利要求21所述的组合衬底，进一步包括形成为覆盖所述连接层(22)的暴露表面的保护膜(23)。
25.根据权利要求21所述的组合衬底，进一步包括形成在所述单晶半导体构件(I)上的、在所述单晶半导体构件(I)的将通过所述连接层(22)连接到所述支撑基底(20)的表面处的金属层。
26.根据权利要求21所述的组合衬底，其中多个所述单晶半导体构件(I)通过所述连接层(22 )连接到所述支撑基底(20 )。
27.根据权利要求21所述的组合衬底，其中所述单晶半导体构件(I)由包含碳化硅和氮化物半导体中的一种的材料制成，并且 所述支撑基底(20)由包含从由碳化硅、氧化铝、蓝宝石、硅和氮化硅组成的组选择的至少一种的材料制成。
全文摘要
公开了一种低成本高质量的半导体器件、在所述半导体器件的制造中使用的接合衬底以及其制造方法。公开的用于制造半导体元件的方法包括制备单晶半导体构件的步骤(S10)；制备支撑材料的步骤(S20)；使用包含碳的接合层将支撑材料和单晶半导体构件彼此接合的步骤(S30)；在单晶半导体构件的表面上形成外延层的步骤(S40)；使用外延层形成半导体元件的步骤(S50)；在形成半导体元件的步骤(S50)之后通过氧化分解接合层并且将单晶半导体构件与支撑材料分离的步骤(S60)；以及分割与支撑材料分离的单晶半导体构件的步骤(S80)。
文档编号H01L21/02GK102668023SQ201180005072
公开日2012年9月12日 申请日期2011年5月2日 优先权日2010年5月14日
发明者玉祖秀人, 盐见弘 申请人:住友电气工业株式会社