专利名称：制造快闪存储器件的方法
技术领域：
本发明涉及制造快闪存储器件的方法，更具体地涉及用于在形成大 表面浮置栅极时防止产生空隙的制造快闪存储器件的方法。
背景技术：
在半导体存储器件中，快闪存储器件包括多个用于存储数据的存储 单元。在每个存储单元中形成浮置栅极，在浮置栅极中存储数据。随着 器件集成度的增加，浮置栅极的宽度变窄。因此，为确保浮置栅极的面 积和体积，形成厚的浮置栅极。然而，由于厚度增加而导致深宽比增加。 由于上述理由，在形成隔离层时可能在隔离层中产生空隙，因此器件的 稳定性可能降低。发明内容在本发明的方法中，浮置栅极的导电层由第一导电层和第二导电层 构成。然而，第一导电层具有小的厚度以降低深宽比，形成隔离层使得 在隔离层中不产生空隙。在形成隔离层之后，厚厚地形成第二导电层以 确保后续形成的浮置栅极的面积。根据本发明的一种制造快闪存储器件的方法包括如下步骤在半导 体衬底上形成第一绝缘层和第一导电层；蚀刻所述第一导电层、第一绝 缘层和半导体衬底以形成沟槽；在其上形成有沟槽的区域上形成隔离 层；形成与第一导电层接触的第二导电层；和除去形成在所述隔离层上 的笫二导电层。本发明的制造快闪存储器件的方法还可包括以下步骤在图案化的第二导电层和隔离层上形成介电层；和在介电层上形成第三导电层。 在一个实施方案中，第一导电层可具有5oA iooA的厚度。形成沟槽的步骤可包括以下步骤在半导体衬底上形成第一绝缘层 和第一导电层；在第一导电层上形成掩模层图案；根据掩模层图案来图 案化第 一导电层和第 一绝缘层；和根据掩模层图案除去半导体衬底的一 部分。掩模层图案可具有蚀刻停止层和氧化物层的堆叠结构，蚀刻停止层 可以由氮化物层形成。图案化第二导电层的步骤包括以下步骤在第二导电层上形成光刻 胶层图案；和根据光刻胶层图案来蚀刻第二导电层。形成光刻胶层图案的步骤可包括以下步骤在第二导电层上形成光 刻胶层；和对光刻胶层的一部分实施曝光工艺和显影工艺。光刻胶层可具有包含在隔离区中的开口，可以实施图案化第二导电 层的步骤以暴露隔离层。此外，在图案化第二导电层之后还优选除去光 刻胶层图案。
当结合附图考虑时，参考以下详细说明，本发明的上述及其他特 征和优点对于本领域技术人员而言是明显的，其中图1A 图1H是用于说明根据本发明的制造快闪存储器件的方法 的快闪存储器件的截面图。
具体实施方式
以下，将参考附图更详细地说明本发明的优选实施方案。然而，可 以多样性地改变本发明的实施方案，而且本发明的范围不应该限于如下 所述的实施方案。本发明中的说明用于为本领域技术人员更完全地说明 本发明。1A~图1H是用于说明根据本发明的制造快闪存储器件的方法的快闪存储器件的截面图。参考图1A,在半导体衬底100上形成用于隧道绝缘层的第一绝缘 层102、用于浮置栅极的第一导电层104、蚀刻停止层106和第一掩模 层108。第一绝缘层102可以由氧化物层形成，第一导电层104可以由 多晶硅层形成。在该实施方案中，第一导电层104可具有50A 100人 的厚度。可以由氮化物层形成蚀刻停止层106,优选由基于氧化物的材 料形成第一掩模层108。参考图1B，图案化第一掩模层(图1A中的108),并且使用图案化 的第一掩模层实施蚀刻工艺。通过蚀刻工艺来图案化蚀刻停止层106、 第一导电层104和第一绝缘层102，并且除去半导体衬底100的一部分 以形成沟槽100a。在蚀刻过程中，可以全部除去第一掩模层(图1A中 的108)。如果在蚀刻工艺之后保留第一掩模层，然后除去剩余的第一掩 模层。此时，可以除去蚀刻停止层106的一部分。参考图1C，形成第二绝缘层110以完全地填充沟槽(图1B中的 100a)。第二绝缘层110可以由氧化物层形成。相对于集成性，第一导 电层104不厚(例如50A 100A),因此沟槽(图1B中的100a)的深宽比 低。由于低的深宽比，可以均匀地形成第二绝缘层110而在沟槽(图1B 中的100a)中不生成空隙。参考图1D,进行化学机械抛光(CMP)工艺以暴露出蚀刻停止层106 。 由此，第二绝缘层110仅保留在在其上形成有沟槽(图1B中的100a) 的区域上，并且该剩余的第二绝缘层110作为隔离层(以下，称为"隔 离层")。参考图1E，除去蚀刻停止层(图1D中的106)。因此，暴露出第一 导电层104,并且隔离层110突出超过第一导电层104。参考图1F，在包括第一导电层104的隔离层110上形成用于浮置栅 极的第二导电层112。因为第二导电层112与第一导电层104 —起用作 浮置栅极，因此优选第二导电层由多晶硅层形成。在该实施方案中，实施化学机械抛光(CMP)工艺以暴露隔离层110，使得可以形成由第一导电层104和第二导电层112构成的浮置栅极。但 是，因为用于浮置栅极的第一导电层104是薄的，所以减小了浮置栅极 面积、增加的效应。为解决上述问题，在本发明中，形成用于浮置栅极的第二导电层 112，使得隔离层110完全地被第二导电层覆盖，然后图案化第二导电 层112以形成浮置栅极。将更详细地说明上述工艺。在第二导电层112上形成第二掩模层114。第二掩模层114可以由 光刻胶层形成，根据有源区的宽度实施曝光工艺和显影工艺，以形成第 二掩模层114的图案。参考图1G,实施其中利用第二掩模层114的蚀刻工艺以除去部分第二导电层112。第二导电层112的除去区域是在其上形成有隔离层110的隔离区。通过图案化第二导电层112除去第二导电层112的一部分以暴露隔离层110。第一导电层104和第二导电层112通过上述工艺成为浮置栅极115。在实施蚀刻工艺时，可以完全除去第二掩模层114或可剩余第二掩模层的一部分。如果保留第二掩模层114的一部分，应该除 去第二掩模层的残余物。参考图1H，沿浮置栅极115和隔离层110的表面形成介电层116, 然后在介电层116上形成用于控制栅极的第三导电层118。在根据本发明的制造快闪存储器件的方法中，浮置栅极由第一导电 层与第二导电层构成。然而，在形成隔离层之后形成第二导电层，并根据光刻胶层图案来图案化第二导电层。因此，浮置栅极的面积增加，并 能防止在形成用于浮置栅极的导电层时产生空隙。尽管已经参考其许多说明性的实施方案描述了本发明，但是很清楚本 领域技术人员可以知道很多的其它改变和实施方案，这些也在本/>开的原 理的精神和范围内。更具体地，在公开、附图和所附的权利要求的范围内， 在本发明的组合排列的构件和/或结构中可具有各种的变化和改变。除构件 和/或结构的变化和改变之外，对本领域技术人员而言，可替代的用途是显 而易见的。权利要求
1.一种制造快闪存储器件的方法，包括以下步骤在半导体衬底上形成第一绝缘层和第一导电层；蚀刻所述第一导电层、所述第一绝缘层和所述半导体衬底，以形成沟槽；在其上形成有所述沟槽的区域上形成隔离层；形成与所述第一导电层接触的第二导电层；和图案化所述第二导电层以除去形成在所述隔离层上的所述第二导电层。
2. 权利要求l的制造快闪存储器件的方法，还包括以下步骤在所述图案化的第二导电层和所述隔离层上形成介电层；和 在所述介电层上形成第三导电层。
3. 权利要求1的制造快闪存储器件的方法，包括形成厚度为50A~ IOOA 的所述第一导电层。
4. 权利要求l的制造快闪存储器件的方法，其中形成所述沟槽的步骤 包括以下步骤在所述第一导电层上形成掩模层图案；根据所述掩模层图案来图案化所述第 一导电层和所述第 一绝缘层；和根据所述掩模层图案除去所述半导体衬底的一部分。
5. 权利要求4的制造快闪存储器件的方法，其中所述掩模层图案具有 蚀刻停止层和氧化物层的堆叠结构。
6. 权利要求5的制造快闪存储器件的方法，其中所述蚀刻停止层由氮 化物层形成。
7. 权利要求l的制造快闪存储器件的方法，其中图案化所述第二导电 层的步骤包括以下步骤在所述第二导电层上形成光刻胶层图案；和 根据所述光刻胶层图案来蚀刻所述第二导电层。
全文摘要
本发明公开了制造快闪存储器件的方法，包括如下步骤在半导体衬底上形成第一绝缘层和第一导电层；蚀刻所述第一导电层、第一绝缘层和半导体衬底以形成沟槽；在其上形成有沟槽的区域上形成隔离层；形成第二导电层以使得所述第二导电层和第一导电层接触；和除去形成在所述隔离层上的第二导电层。
文档编号H01L21/28GK101261959SQ200710302249
公开日2008年9月10日 申请日期2007年12月24日 优先权日2007年3月5日
发明者明成桓, 李正九, 赵挥元, 金奭中 申请人:海力士半导体有限公司