电阻式存储器件及其操作方法
【专利说明】电阻式存储器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年10月29日提交的韩国专利申请第10_2014_0148455号的权益，其主题通过引用合并于此。
技术领域
[0003]本发明构思涉及存储器件，并且更具体地，涉及电阻式存储器件以及操作电阻式存储器件的方法。
【背景技术】
[0004]由于对于大容量和低功耗的存储器件的需求已经增加，对于不要求刷新操作的诸如非易失性存储器件的下一代存储器件的研究已经在积极地进行。这样的下一代存储器件被期望具有动态随机存取存储器(DRAM)的高集成度、快闪存储器的非易失性数据存储能力、和静态RAM(SRAM)的高数据存取能力。相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)、和电阻式RAM(RRAM)已经作为下一代存储器件中的一些被讨论。
【发明内容】
[0005]本发明构思的实施例提供了能够改进组成性存储单元的耐用性、改进跨越存储单元阵列中的存储单元分布的存储单元的操作的存储器件。本发明构思的实施例还提供操作所述存储器件的方法，其中，在向所选择的存储单元写入数据期间潜在地生成的浪涌电流被抑制。
[0006]根据本发明构思的一方面，提供了操作存储器件的方法，该存储器件包括存储单元阵列中的连接至第一信号线和第二信号线的所选择的存储单元。所述方法包括:通过在第一置位写间隔期间向第一信号线施加第一电压和向第二信号线施加第二电压来向所选择的存储单元施加预写电压，其中第一电压的电平高于第二电压的电平，并且在此之后，通过在第二置位写间隔期间向第一信号线施加具有低于第一电压的电平并且高于第二电压的电平的电平的第三电压，来向所选择的存储单元施加写电压。
[0007]根据本发明构思的另一个方面，提供了操作存储器件的方法，该存储器件包括存储单元阵列中的连接至第一信号线和第二信号线的所选择的存储单元，所述存储单元阵列包括排列在第一区域和第二区域中的多个存储单元。所述方法包括:在第一置位写间隔期间向所选择的存储单元施加具有通过向第一信号线施加第一电压和向第二信号线施加第二电压来定义的电平的预写电压脉冲，其中第二电压的电平低于第一电压的电平；并且在此之后，通过在第二置位写间隔期间向第二信号线施加具有低于第一电压的电平并且高于第二电压的电平的电平的第三电压，来向所选择的存储单元施加写电压；以及根据所选择的存储单元在第一区域或者第二区域中的布置，来定义预写电压脉冲的电平和第一置位写间隔的持续时间中的至少一个。
[0008]根据本发明构思的另一个方面，提供了一种操作存储器件的方法，该存储器件包括存储单元阵列中的分别排列在第一信号线与第二信号线交叉的点处的多个存储单元当中的所选择的存储单元。所述方法包括:向所选择的存储单元施加预写电压，并且向所选择的存储单元供应电流脉冲，其中，将预写电压施加到所选择的存储单元开始所述存储单元的电阻状态的改变；以及向所选择的存储单元施加具有不同于预写电压的电平的电平的写电压，其中，相对于向所选择的存储单元施加预写电压而言，向所选择的存储单元施加写电压将抑制经过所选择的存储单元的电流的量。
【附图说明】
[0009]可以在考虑以下结合附图的详细描述的情况下理解本发明构思的实施例，其中:
[0010]图1是示出根据本发明构思的实施例的包括电阻式存储器件的存储系统的框图；
[0011]图2是进一步示出图1的存储器件的框图；
[0012]图3是在一个示例中示出图2的存储单元阵列的部分电路图；
[0013]图4是在一个示例中示出可以包括在图2和图3的(多个)各个存储单元中的可变电阻器器件的框图；
[0014]图5A、图5B、和图5C是示出可以合并在图2和图3的存储单元阵列中的存储单元的某些示例的各个电路图；
[0015]图6A和图6B是示出可以使用单比特电阻式存储单元和多比特电阻式存储单元来获得的某些存储单元电阻分布的示意图；
[0016]图7是示出可以合并在图2的存储单元阵列中的存储单元的示范性电压电流特性曲线的图形；
[0017]图8是示出根据本发明构思的另一个实施例的存储器件的框图；
[0018]图9是概念地示出在置位写操作期间向所选择的存储单元施加电压和电流的另一个部分电路图；
[0019]图1OA是示出当浪涌电流流过存储单元时的置位写操作的电路图；
[0020]图1OB是示出当图1OA的浪涌电流流过存储单元时存储单元电压、电流、和电阻状态之间的关系的图形；
[0021]图1lA是示出根据本发明构思的实施例的置位写操作的电路图；
[0022]图1lB是示出当根据实施例的置位写操作被执行时的存储单元电流和电阻状态的图形；
[0023]图12是示出包括图8和图9的存储单元阵列以及图2的写电路的存储器件的电路图；
[0024]图13是根据本发明构思的又一个实施例的存储器件的框图；
[0025]图14A是示出调整预写电压脉冲的脉冲幅度的示例的图形；
[0026]图14B和图14C是分别示出根据温度在预写电压脉冲的配置期间改变电压电平的示例的图形；
[0027]图15是示出沿着存储单元阵列信号线(例如，字线或者位线)的长度的预期电压降的示意图；
[0028]图16A是示出根据本发明构思的某些实施例的其中预写电压脉冲的脉冲根据存储单元阵列内的所选择的存储单元的位置而变化的示例的图形；
[0029]图16B和图16C是示出根据本发明构思的实施例的根据所选择的存储单元位置在预写电压脉冲的配置期间被改变的电压电平的示例的图形；
[0030]图17A和17B是示出根据本发明构思的某些实施例的预写电压脉冲的通过速率(through rate)的调整的图形；
[0031]图18是根据本发明构思的实施例的存储器件的电路图；
[0032]图19A和19B是示出根据本发明构思的某些实施例的置位写方法的图形；
[0033]图20是一般地总结根据本发明构思的实施例的操作存储器件的方法的流程图；
[0034]图21是在一个示例中进一步示出图20中所示的操作存储器件的方法的流程图；
[0035]图22是概念地示出根据本发明构思的实施例，在置位写操作期间向图3的存储单元阵列中的所选择的存储单元施加电压和电流的示图；
[0036]图23是示出在置位写操作期间图22的存储器件的电压、电流、和电阻状态之间的关系的图形；
[0037]图24是示出根据本发明构思的另一个实施例的包括存储器件的存储系统的框图；
[0038]图25是示出被应用在存储卡系统的根据本发明构思的实施例存储系统的框图；
[0039]图26是示出根据本发明构思的实施例的电阻式存储器模块的示图；
[0040]图27是可以被应用根据本发明构思的实施例的存储系统的固态盘/驱动(SSD)系统的框图；以及
[0041]图28是示出根据本发明构思的实施例的包括存储系统的计算系统的框图。
【具体实施方式】
[0042]现在将参考附图更充分地描述本发明构思的实施例。然而，本发明构思可以以许多不同的形式来具体实现，并且不应该被解释为受限于这里所阐述的实施例。因此，本发明构思的范围包括针对所示出的实施例的修正、等同物、修改、和替换。贯穿所撰写的描述和附图，相似的参考数字和标记被用来表示相似或者类似的元素。在附图中，某些尺寸、相对尺寸、和/或相对维度可以为了清晰而夸大。
[0043]另外，这里叙述的所有示例和条件性语言都将被解释为不受限于这样具体叙述的示例和条件。贯穿本说明书，单数形式可以包括复数形式，除非存在与之相反的特定描述。并且，诸如“包括”或者“包含”被用来指定所叙述的表格、数字、过程、操作、组件和/或它们的组的存在，而不排除一个或多个其它的叙述的表格、一个或多个其它数字、一个或多个其它过程、一个或多个其它操作、一个或多个其它组件和/或它们的组的存在。
[0044]虽然术语“第一”和“第二”被用来描述各种组件，但是显然所述组件不限于术语“第一”和“第二”。术语“第一”和“第二”仅仅被用来在每个组件之间进行区分。例如，第一组件可以指示第二组件或者第二组件可以指示第一组件，而不会与本发明构思发生冲突。
[0045]除非在这里明确地描述，否则这里所使用的包括描述性术语和技术术语的所有术语都应该被解释为具有对于本领域普通技术人员而言显而易见的含义。并且，在普通词典中定义的术语和在以下描述中使用的术语应该被解释为具有与相关描述中使用的含义等同的含义，并且除非在这里明确地另外描述，否则所述术语不应该被解释为理想化的或者过于正式的。
[0046]如这里所使用的，术语“和/或”包括一个或多个关联的列出的项目的任何以及全部组合。当诸如中的至少一个”的表达位于元素的列表之后时，其将修饰整个元素列表而不是修饰列表的单个元素。
[0047]图1是根据本发明构思的实施例的包括电阻式存储器件100的存储系统10的框图。
[0048]参考图1，存储系统10可以包括电阻式存储器件100 (以下，被简称为“存储器件”)和存储控制器200。存储器件100包括存储单元阵列110、读/写电路120、和控制逻辑130。并且，存储器件100还可以包括根据控制逻辑130的控制对存储单元阵列110执行写操作和读操作的电路。因为存储单元阵列110包括电阻式存储单元，所以存储系统10可以被称为电阻式存储系统。
[0049]响应于来自主机的读/写请求，存储控制器200可以控制存储器件100读取存储在存储器件100中的数据、或者向存储器件100写入数据。更详细地，存储控制器200可以向存储器件100提供地址ADDR、命令CMD、和控制信号CTRL，并且因此可以控制针对存储器件100的编程(或者写)操作、读操作、和擦除操作。并且，将被写入的数据DATA和将被读取的数据DATA可以在存储控制器200和存储器件100之间交换。
[0050]虽然未示出，但是存储控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口、和存储器接口。RAM可以用作处理单元的操作存储器。处理单元可以控制存储控制器200的操作。主机接口可以包括用于在主机和存储控制器200之间交换数据的协议。例如，存储控制器200可以通过使用各种接口协议中的至少一个与外部源(也就是说，主机)通信，所述各种接口协议包括USB、MMC、PC1-E、先进技术附件(ATA)串行-ATA、并行-ATA、SCS1、ESD1、和集成驱动器电子电路(IDE)。
[0051]存储单元阵列110可以包括多个存储单元(未示出)，其分别布置在多个第一信号线和多个第二信号线彼此交叉的区域中。根据某些实施例，所述多个第一信号线是多个字线并且所述多个第二信号线是多个位线，或者反之亦然。
[0052]在所示出的图1的实施例中，所述存储单元中的每一个可以是存储一比特数据的单电平单元(single level cell，SLC)，或者可以是可以存储至少两比特数据的多电平单元(multilevel cell，MLC)。可替换地，存储单元阵列110可以包括SLC和MLC两者。当一比特数据被写入一个存储单元时，存储单元可以根据所写入的数据而具有两个电阻等级分布。可替换地，当两比特数据被写入一个存储单元时，存储单元可以根据所写入的数据而具有四个电阻等级分布。在另一个实施例中，如果存储单元是存储三比特数据的三电平单元(TLC)，则存储单元可以根据所写入的数据而具有八个电阻等级分布。然而，本发明构思的一个或多个实施例不限于此。因此，在其它实施例中，存储单元中的每一个可以存储至少四比特数据。
[0053]并且，在本实施例中，存储单元阵列110可以包括具有二维水平结构的存储单元。在另一个实施例中，存储单元阵列110可以包括具有三维垂直结构的存储单元。
[0054]根据实施例，存储单元阵列110可以包括多个单元区域。所述多个单元区域可以以多种方式定义，例如，所述单元区域中的每一个可以以页为单位，其包括连接至相同字线的多个存储单元。作为另一个示例，所述单元区域可以包括连接至字线和位线的多个存储单元，并且所述字线可以连接至一个行译码器(或者行选择块)而所述位线可以连接至一个列译码器(或者列选择块)。此外，单元区域可以被定义为贴片(tile)。
[0055]存储单元阵列110可以包括电阻型存储单元或者电阻式存储单元，其包括具有