种方式，控制逻辑130c可以响应于存储单元阵列IlOc内的被选择的存储单元的温度变化和/或位置来控制写操作的运行。
[0156]以下关于图14A、图14B、图14C、图15、图16A、图16B、图16C、图17A到图17B来描述这个对于写操作的运行的这个类型的控制的示例。
[0157]图14A是示出响应于温度变化的预写电压脉冲的电平的调整的图形。图14B和图14C是示出响应于温度变化而改变配置预写电压脉冲的电压的示例的各个图形。
[0158]参考图14A，预写电压脉冲Vpp的电平和/或脉冲宽度可以响应于存储器件10c的温度变化而调整。相对于额定的或者“正常的”温度范围，预写电压脉冲的电平可以在低温下增加，并且在高温下减小。替换地或者额外地，预写电压脉冲Vpp的额定宽度可以响应于温度变化而增大或减小。
[0159]例如，参考图14B和图14C，第一电压Vl或者第二电压V2可以根据预定的温度范围而非线性地增大或减小。参考图14B，第一电压Vl在高温范围里减小，以便减小预写电压脉冲Vpp的脉冲宽度。并且，参考图14C，第二电压V2在高温范围里增大，以便减小预写电压脉冲Vpp的脉冲宽度。在这方面，第一电压Vl和第二电压V2的电平的改变可以单独地或者同时地施加，以便具体地定义预写电压脉冲Vpp的性质。
[0160]图15是示出根据沿着与存储单元阵列交叉地延伸的信号线的存储单元位置的存储单元电压(Vcell)降的示图。在图15中，写驱动器WD(例如，图12的行译码器150的第一驱动器170)被假定为向一个或多个选择的字线WLl到WLn施加电压。图16A是示出其中预写电压脉冲的脉冲宽度被调整的示例的图形。图16B和图16C是示出根据所选择的存储单元的位置来改变预写电压脉冲的电压的示例的各个图形。
[0161]参考图15，写驱动器WD可以向字线WLl到WLn上的至少一个点施加电压。所述至少一个点被称为接入点AP。当执行置位写操作时，置位电流流过所选择的存储单元，并且因此，电流经由字线WLl到WLn和位线BLl到BLm流动。因为在字线WLl到WLn和位线BLl到BLm中存在寄生电阻，所以由寄生电阻引起的电压降(也就是说，IR-降)出现。单独的存储单元越远离接入点AP，与该存储单元相关联的电压降就越大。例如，当置位高电压被施加在接入点AP时，施加在第二存储单元MC2的置位高电压的电压电平将低于施加在第一存储单元MCl的置位高电压的电压电平。因此，施加在第二存储单元MC2的预写电压脉冲Vpp的脉冲宽度可以小于施加在第一存储单元MCl的预写电压脉冲Vpp的脉冲宽度。
[0162]根据图16A中所示的实施例，当写操作所针对的存储单元更加远离接入点AP时，施加在该存储单元的预写电压脉冲Vpp的脉冲宽度可以增大。例如，如图16B和图16C中所示，存储单元阵列可以根据与接入点AP的各个距离而划分为多个区域AR1、AR2、和AR3。然后，当在所选择的存储单元上执行置位写操作时，施加在连接至所选择的存储单元的字线WL或者位线BL的第一电压Vl和/或第二电压V2的电压电平可以根据所述多个区域ARl、AR2、和AR3当中的包括了所选择的存储单元的区域来调整。
[0163]参考图16B，当所选择的存储单元被包括在远离接入点AP的区域中时，施加在所述字线的第一电压Vl的电压电平可以增大，和/或参考图16C，当所选择的存储单元被包括在远离接入点AP的区域中时，施加在所述位线的第二电压V2的电压电平可以减小。
[0164]图17A和17B是示出调整预写电压脉冲的转换速率的示例的图形。在图17A和17B中，字线电压的转换速率调整被作为示例示出。
[0165]术语“转换速率”表示电压随时间的变化。如以上参考图1lB所述，第一电压Vl在第一置位写间隔Tl被施加在字线，而第三电压V3在第二置位写间隔T2被施加在字线。第二电压V2被施加在位线并且该电压不改变，并且因此，施加在所选择的存储单元的预写电压脉冲Vpp的转换速率可以基本上等于字线的电压变化。
[0166]参考图17A，当第一电压Vl或者第三电压V3被施加在字线时，字线的电压电平的变化相对于时间具有特定斜率。这个斜率被称为转换速率。
[0167]参考图17B，字线的转换速率可以设置为多个转换速率S1、S2、和S3之一。当转换速率被设置为第一转换速率SI时，电压改变速度最快，并且当转换速率被设置为第三转换速率S3时，电压改变速度最慢。
[0168]根据实施例，字线的转换速率可以基于其上执行写操作的存储单元的温度变化和物理位置来调整。
[0169]如图17B中所示，当温度高时，字线的转换速率可以被设置为低，并且当所选择的存储单元远离被施加电压的所述字线的接入点时，所述字线的转换速率可以被设置为高。此外，上升转换速率和下降转换速率可以彼此独立地设置。例如，当字线的电压从先前的电压电平Vprec增大到第一电压Vl的电压电平的时候的转换速率和当字线的电压从第一电压Vl的电平减小到第三电压V3的电平的时候的转换速率可以彼此不同。
[0170]图18是示出根据本发明构思的另一各实施例的存储器件10d的电路图。
[0171]参考图18，存储器件10d包括存储单元阵列、写电路121、读电路122、行译码器150、列译码器160、第一驱动器170和第二驱动器180、以及电压转换单元175。
[0172]当将图18的存储器件10d与图12的存储器件10b进行比较时，存储器件10d还包括电压转换单元175。电压转换单元175接收置位高电压Vset_H，并且基于置位控制信号CTRL_set转换和输出电压。置位控制信号CTRL_set可以从控制逻辑130发送(参见图2)。例如，电压转换单元175接收第一电压VI，并且在第一置位写间隔向第一驱动器170输出第一电压VI，并且在第二置位写间隔生成具有比第一电压Vl的电压电平更低的电压电平的第三电压V3，并且向第一驱动器170提供第三电压V3。
[0173]在一个实施例中，电压转换单元175可以是第一驱动器170的一部分。根据另一个实施例，电压转换单元175可以是电压发生器(图2的140)的一部分。
[0174]图19A和19B是示出根据本发明构思的一个或多个实施例的置位写方法的图形。
[0175]参考图19A和19B，在第二置位写间隔T2中向字线WL施加第三电压V3之后，第四电压V4可以在时间点t4被施加在字线WL。第四电压V4可以接近第三电压Ti。
[0176]如图19A中所示，第四电压V4可以低于第三电压V3并且高于第二电压V2。并且，如图19B中所示，第四电压V4可以低于第一电压Vl并且高于第三电压V3。
[0177]通过调整施加在字线WL的电压，单元电阻Rcell可以被准确地调整。
[0178]图20是总结根据本发明构思的实施例的操作存储器件的方法的总流程图。
[0179]参考图20，根据本实施例的操作存储器件的方法是在所述存储器件的存储单元阵列中所包括的被选择的存储单元上执行写操作的方法。以上参考前述实施例提供的描述可以被应用在根据本实施例操作存储器件的方法。
[0180]在所述操作方法中，预写电压脉冲被施加在被选择的存储单元(SllO)。预写电压脉冲将具有用于触发存储单元的电阻改变的电平(或者幅度)。
[0181]电流脉冲也被供应给所选择的存储单元(S120)。所述电流脉冲可以是置位写电流。可以通过将电流源连接到与所选择的存储单元相连接的位线或者字线来供应所述电流脉冲。这里，所述电流脉冲的供应可以表示电流的下沉或者推动。在一个实施例中，电流源可以连接至所述字线和所述位线之间的被施加了更高的电压的信号线，以用于推动置位写电流。在另一个实施例中，电流源可以连接至所述字线和所述位线中的被施加了更低的电压的那个，以用于下沉置位写电流。
[0182]然后，写电压被施加在所选择的存储单元(S130)。所述写电压可以是置位写电压，并且具有小于预写电压脉冲的脉冲幅度的幅度。此外，电流脉冲可以在向所选择的存储单元施加写电压的同时被施加，并且所述电流脉冲的脉冲宽度被调整以便将所选择的存储单元的单元电阻调整到目标电阻值。
[0183]在前述示例中，操作SllO在置位写操作的初始阶段被执行，也就是说，在第一置位写间隔中被执行，并且操作S130可以在执行操作SllO之后在第二置位写间隔中被执行。操作S120可以在第一置位写间隔的一部分中并且在第二置位写间隔中被执行。
[0184]图21是进一步总结针对图20描述的操作存储器件的方法的流程图。
[0185]参考图21，第一电压被施加在连接至所选择的存储单元的第一信号线(S210)。第一信号线可以是字线或者位线。第一电压可以是置位高电压。
[0186]第二电压被施加在连接至所选择的存储单元的第二信号线(S220)。第二信号线可以是位线或者字线。第二电压具有低于第一电压的电压电平的电压电平。通过执行操作S210和操作S220，预写电压脉冲可以被施加在所选择的存储单元。如先前所述，操作S210和操作S220可以被同时执行，或者操作S220可以在操作S210之前或者之后执行。
[0187]置位写电流经过第二信号线下沉(S230)。第二信号线是被施加相对更低的电压的信号线。电流源可以连接至第二信号线，以用于下沉置位写电流。
[0188]然后，具有第一电压的电平和第二电压的电平之间的电平的第三电压被施加在第一信号线(S240)。因此，写电压可以被施加在所选择的存储单元。
[0189]在某些实施例中，在执行操作S240之后，第四电压可以被施加在第一信号线，以用于调整写电压的电压电平。第四电压接近第三电压，并且可以具有第三电压的电平和第二电压的电平之间的电平。或者，第四电压可以具有第一电压的电平和第三电压的电平之间的电平。
[0190]图22是示出根据本发明构思的实施例的当置位写操作在存储器件(例如，图8的存储器件)中被执行时将电压和电流施加到存储单元阵列的部分电路图。
[0191]参考图22，存储单元阵列可以包括多个字线WLl到WL4、多个位线BLl到BL4、以及排列在其中所述多个字线WLl到WL4和所述多个位线BLl到BL4彼此交叉的区域上的多个存储单元。所选择的存储单元MC_sel被正向偏置，并且电流脉冲被施加以执行置位写操作。
[0192]所选择的存储单元MC_sel可以经由连接至所选择的存储单元MC_sel的字线WL2和位线BL3接收电压。以下，连接至所选择的存储单元MC_sel的字线WL2和位线BL3被称为所选择的字线和所选择的位线。
[0193]与施加在所选择的字线WL2的置位高电压Vset_H和施加在所选择的位线BL3的置位低电压Vset_L之间的电势差相对应的电压可以被施加在所选择的存储单元MC_sel的相对端子。这里，具有不同电平的电压可以作为置位低电压￥8的立被施加。在置位写操作的初始阶段，第一电压(图8的VI)被施加在所选择的字线WL2并且第二电压(图8的V2)被施加在所选择的位线BL3，并且在此之后，具有比第二电压V2的电平更高的电平的第三电压V3可以被施加在所选择的位线BL3。因此，施加在所选择的存储单元MC_sel的相对端子的电压可以低于置位写操作的初始阶段的被施加在所选择的存储单元MC_sel的相对端子的电压。
[0194]此外，为了防止在未被选择的存储单元中出现大量漏电流，行禁止电压Vinhx可以被施加在未被选择的字线WLl、WL3、和WL4并且列禁止电压Vinhy可以被施加在未被选择的位线BL1、BL2、和BL4。
[0195]写电路121b包括电流源CPG2，所述电流源CPG2可以连接至所选择的字线WL2以便向所选择的存储单元MC_sel施加写电流Iset。电流源CPG2可以连接至所选择的字线WL2,以便经由所选择的字线WL2推动置位写电流Iset。因此，流过所选择的字线WL2电流可以局限于与置位写电流Iset的电流量相对应的值。
[0196]图23是示出根据在图22的存储器件中执行的置位写操作的电压变化、电流变化、和电阻变化之间的关系的图形。
[0197]参考图23，置位写间隔Tset可以包括第一置位写间隔Tl和第二置位写间隔T2。预写电压脉冲Vpp可以在第一置位写间隔Tl中被施加在所选择的存储单元MC_sel以便触发单元电阻Rcell的变化。
[0198]在置位写间隔Tset的初始阶段，例如，在时间tl，第一电压Vl可以被施加在字线WL并且第二电压V2可以被施加在位线BL，以便向所选择的存储单元MC_sel施加预写电压脉冲Vpp。第一电压Vl和第二电压V2之一可以