10B的鳍状物210。在示例性实施例中，衬底203大体上是单晶并且是(100)硅(即，具有(100)顶表面)或(110)硅(即，具有(110)顶表面)。对于(110)硅实施例，垂直侧壁210A、210B是
(111)表面。(111)晶体平面对于II1-N外延生长是有利的，因为晶格失配仅为大约16%。对于(100)硅实施例，在侧壁的取向沿(100)平面上的〈110〉方向时，(110)平面存在于鳍状物侧壁210A、210B上。(110)晶体平面对于II1-N外延生长也是有利的，因为(110)硅平面具有处于(Ill)Si的失配与(10)Si的失配之间的与II1-N的失配(大约42% )。(100)和(110)衬底晶体取向对于硅晶体管的形成(例如，在未被II1-N外延层覆盖的其它区域中)也是有利的并且因此对于要将形成在鳍状物210上的III族-N晶体管与硅CMOS晶体管技术单片集成的实施例是理想的。注意，具有相似失配晶格常数的其它衬底也可以受益于本文中描述的模板锚，所述其它衬底例如但不限于包括锗(Ge)的衬底，其可以与硅形成合金、或是纯净形式。
[0020]在实施例中，外延模板销具有纳米尺度的表面。表面面积:体积比是影响外延质量的结构化模板锚的重要特性，并且较高的自由表面面积提高了外延晶体质量。在图2A所示的示例性实施例中，鳍状物210具有小于50nm并且有利地小于20nm的鳍状物宽度％临界尺寸(⑶)，同时具有小于10nm并且有利地在25nm与10nm之间的鳍状物高度Hf，其中Wf小于20nm。如本文进一步所述，侧壁210A、210B上生长的II1-N外延层最终将明显厚于示例性实施例中的WF。窄的鳍状物宽度Wf将改善鳍状物210相对于尺度更大的硅块体的兼容性，从而可以使鳍状物210发生应变(例如，压缩)以减小II1-N外延层中的应力(例如，张力)，如果鳍状物210具有较大宽度以及较低的兼容性，则会诱发这种应力。II1-N外延的晶种层中的该兼容性能够允许薄得多的II1-N层实现用于适当的II1-N晶体管特性的足够的缺陷密度。
[0021]在鳍状物的两侧上同时生长相同的II1-N外延堆叠体的实施例中，应力(应变)是关于鳍状物210的纵向中心线对称的，从而有利地平衡了鳍状物的侧面之间的应力。鳍状物高度Hf小于10nm的优点是处于大约II1-N晶粒聚合的尺寸内。因此，鳍状物210用作沿至少2个轴(图2中的z和X轴)具有低于10nm的尺寸的模板结构。在本文中与鳍状物的长度相关联的第三个尺寸可以比临界尺寸(例如，Iym或更大)的轴大一个数量级或更多。利用这种尺寸，可以预期缺陷密度相对于非兼容晶种层(例如，体衬底或尺寸明显大于II1-N外延层厚度的大模板结构)上的II1-N外延膜生长会减小至少三个数量级。
[0022]如图2A中进一步所示，鳍状物210被诸如通过化学汽相沉积(CVD)或其它常规技术沉积的二氧化硅或其它电介质之类的硬掩模243封盖。硬掩模243与鳍状物210 —起被图案化并且可能会阻挡鳍状物210的顶表面上的随后的外延生长。在鳍状物侧壁210A、210B的任一侧上与鳍状物210相邻的是覆盖衬底203的顶表面的隔离电介质241。隔离电介质241可以是任何常规电介质，例如通常用于沟槽隔离的那些电介质等(例如，二氧化硅)。隔离电介质241的存在提供了形成在鳍状物侧壁21(^、21(?上的外延1114层之间的隔离并且在利用选择性外延工艺(例如，MOCVD)的情况下，隔离电介质241也可以是减小进行外延生长的半导体表面面积、减小微加载效应等的有利手段。尽管可以通过多种方式进行鳍状物的图案化，但示例性技术需要对硬掩模243进行图案化、对硬掩模243周围的衬底203进行凹陷蚀刻(例如，利用沟槽蚀刻)、利用硬掩模243沉积并平面化隔离电介质241的水平面、以及使隔离电介质241凹陷以暴露鳍状物侧壁210A、210B的期望高度。
[0023]返回图1，在操作115处，在鳍状物的晶体表面上进行外延生长。鳍状物要用作用于生长的模板/晶种以及用于衬底的物理锚。参考图2B，最终生长在鳍状物上的任何II1-N半导体层将具有垂直于鳍状物侧壁210A、210B或大体上平行于衬底203的顶表面的c轴。
[0024]在所示实施例中，作为第一层，晶体缓冲或过渡层外延形成在模板锚的(111)侧壁表面上。该过渡层要适应从模板表面(例如，硅)到随后生长的II1-N半导体沟道层的晶格常数变化。过渡层可以是一个或多个II1-N材料或晶体氧化物。在某些实施例中，由于载流子约束并且因此由于进入鳍状物210的减小的晶体管电流泄漏，过渡层有利地具有带隙比随后生长在II1-N缓冲层之上的沟道层宽的材料。对于这种实施例，示例性II1-N材料包括A1N、AlGaN和GaN。更具体地，对于一个AlxIrvxN层，Al的摩尔百分比大约为83 (例如，A1Q.83I%17N)，尽管准确的浓度可以在过渡层的整个厚度上变化。尽管AlxIrvxN过渡层呈现了许多优点，但要特别注意，AlxIrvxN的外延生长温度较低。无论是通过MBE或MOCVD、MOVPE等进行生长，AlxIrvxN的生长都比很多替代的II1-N材料低大约300°C。对于一个AlGaN实施例，Al的摩尔百分比不大于30% (例如，Al<a3Ga>(l.7N)，尽管准确的浓度可能在过渡层的整个厚度上变化。
[0025]可以用作过渡层的示例性晶体电介质包括诸如TiN、SiN, AlN的纤锌矿晶体氮化物和诸如Al203、Gd203、Sc203、Ta205和T1 2的纤锌矿晶体氧化物。这种材料层通常被沉积为多晶层并且然后在受到II1-N半导体的高生长温度作用时，容易形成适合于II1-N生长的纤锌矿结晶度。如图2B中进一步所示，过渡层215A和215B分别同时形成在鳍状物侧壁210A、210B上。在有利的实施例中，通过MOCVD或MOVPE将II1-N过渡层215A生长为小于10nm厚(具有沿图2B中的X轴的厚度)，而通过原子层沉积将纤锌矿晶体氮化物和氧化物沉积为5-10nm的厚度。
[0026]返回图1，方法101然后进行到操作117或118，用于生长II1-N沟道半导体层。通常，沟道半导体层大体上是单晶并且尽管在本文中被称为“单晶”，但是本领域普通技术人员将领会，仍然可能存在低水平的晶体缺陷作为不完美外延生长工艺的工件。通常，沟道层中的II1-N半导体应该具有相对高的载流子迀移率并且因此在实施例中，沟道层大体上是未掺杂的III族-氮化物材料(即，最小化的杂质浓度)，以实现最小杂质散射。
[0027]图2B还示出了设置在过渡层217么、2178上的1114沟道半导体层217A和217B。在一个实施例中，在操作117(图1)处，包括铟(In)的II1-N沟道外延生长在过渡层之上。通过在II1-N沟道中包括铟(即，InGaN沟道)，可以明显增大沟道半导体与硅鳍状物210的导带偏离，以约束沟道半导体层(例如，层217A，217B)内的载流子(电子)。在没有足够的电荷约束的情况下，模板结构内的电荷可能会累积并(例如，通过泄漏和/或寄生沟道的形成)劣化器件性能。因此，尽管GaN沟道提供相对于硅的非常小的导带偏离并且因此过渡层必须还用作需要生长在过渡层之上的背势皇或附加背势皇，可以使InGaN沟道半导体层具有足够的导带偏离，以使生长在外延模板结构上的II1-N层的总厚度有利地减小(最小化)和/或使缓冲材料的选择可能具有更大的灵活性。在示例性实施例中，InGaN沟道半导体层包括10-20 %的铟并且在某些这种实施例中，通过MOCVD或MOVPE将InGaN沟道半导体层生长为不超过50nm的厚度(图2B中的X轴)。
[0028]在替代的实施例中，方法101继续进行到操作118，其中GaN沟道层生长在过渡层之上。相对于宽带隙和相关联的高击穿电压，GaN是有利的。对于这种实施例，再次有利地通过MOCVD或MOVPE将GaN沟道半导体层生长为不超过50nm的厚度。然而，如参考操作117所述，GaN沟道半导体层内的载流子约束在没有较宽带隙的过渡层用作硅模板与沟道之间的势皇的情况下存在问题。尽管在一些实施例中，过渡层对于载流子约束可能是足够的，但在其它实施例中，例如在过渡层也是GaN的情况下，硅模板锚(例如，鳍状物210)的存在可能为载流子约束带来问题。对于这种实施例，方法101还需要在将外延模板锚用于生长晶种功能之后将其去除或对其进行材料转换。然后可以将硅鳍状物(或类似的模板锚)视为牺牲特征或“外延心轴”。
[0029]在操作117或118之后，