利用分区多跳网络的裸片堆叠装置的制造方法
【技术领域】
[0001]本公开一般涉及计算和存储器装置且更特定来说，涉及经由内插板连接的多裸片(die)装置。
【背景技术】
[0002]通信和存储器带宽以及等待时间在许多处理系统中成为重要的瓶颈。可以通过使用裸片堆叠技术，借此实施处理系统的多个裸片安置于称作内插板的硅衬垫处来将这些性能因素改善到一定程度。裸片可以使用硅通孔(TSV)来垂直堆叠或使用内插板的互连件来水平堆叠或是垂直堆叠和水平堆叠两者的组合。在水平堆叠中，内插板中的金属层通常用于实施链路以实现裸片对之间的点对点通信。使用点对点链路来提供水平堆叠裸片之间的通信并不与裸片的数量相称。常规水平堆叠系统中的裸片数量的增加要求以下增加:内插板中的金属层的数量的增加，此明显增加成本和复杂性；或内插板的某些迹线的长度的增加，此明显增加功耗、信号等待时间和偏斜失配。
【附图说明】
[0003]可以通过参考附图更好地理解本公开且使本领域的技术人员了解本公开的众多特征和优点。
[0004]图1是图示根据一些实施方案的采用包括路由器分区和链路分区的分区多跳网络的实例裸片堆叠处理系统的分解透视图的图。
[0005]图2是图示根据一些实施方案的采用分区多跳网络的另一裸片堆叠处理系统的平面图和截面图的图。
[0006]图3是根据一些实施方案的采用混合分区多跳网络的另一处理系统的图。
[0007]图4是图示根据一些实施方案的裸片堆叠处理系统的分区多跳网络中采用的实例路由逻辑的方块图。
[0008]图5是图示根据一些实施方案的用于在裸片堆叠处理系统中进行多跳数据包路由的实例方法的流程图。
[0009]图6是图示根据一些实施方案的用于设计和制造集成电路(IC)装置的方法的流程图。
[0010]不同图中的相同参考符号的使用指示类似或相同物件。
【具体实施方式】
[0011]图1至图6图示用于采用多跳通信网络的处理系统或其它电子总成中的改善的处理效率和较低成本的实例技术。电子总成包含安置于内插板处的水平堆叠裸片。电子总成还可以包含垂直堆叠裸片。堆叠裸片可以包含存储器装置、处理装置和支持处理的逻辑。在一些实施方案中，多跳通信网络被分区为链路分区和路由器分区。对于水平堆叠裸片，链路分区至少部分实施于内插板的金属层中。链路分区还可以部分由单个裸片中的裸片内互连件且由连接垂直堆叠裸片组的裸片间互连件实施。在一些实施方案中，多跳网络可以实施于各种常规网络拓扑(诸如环形物、网格、圆环体、胖树和k元η立方体)的任何一种中。在其它实施方案中，多跳网络可以实施“不规则”拓扑，其中任意路由器和链路如由处理系统的需求规定般互连。路由器分区实施于内插板处安置的裸片的一些或所有处且包括支持经由链路分区的互连件在处理系统的组件之间路由数据包的功能的逻辑。路由器分区可以实施固定路由，或替代地可以使用可编程路由表或可配置逻辑区块来被配置。尽管内插板中缺少逻辑，但所描述的网络分区有利于水平堆叠处理系统中的多跳网络的实施。继而，多跳网络允许使用较小数量的内插板金属层和较短内插板迹线来互连裸片，因此在堆叠裸片的数量增加时改善网络扩展性。
[0012]图1图示根据一些实施方案的采用包括路由器分区和链路分区的多跳网络的裸片堆叠处理系统100。处理系统100可以包括各种计算系统的任何一种，所述计算系统包含笔记本或平板计算机、台式计算机、服务器、网络路由器、交换机或集线器、支持计算的蜂窝电话、个人数字助理等等。实例处理系统100包含安置于内插板102的表面处的多个水平堆叠裸片104、105、106和107。裸片107是垂直裸片堆叠110的最下层，所述垂直裸片堆叠110还包含裸片111、112和113。
[0013]所图示的裸片104至107和111至113可以包含任何种类的处理器核心和其组合，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)等等。所图示的裸片还可以实施任何种类的存储装置，所述存储装置包含(但不限于)存储器架构，诸如动态随机访问存取器(DRAM)、静态随机访问存取器(SRAM)、只读存储器(ROM)、闪存铁电RAM(F-RAM)、磁阻RAM(MRAM)等等。所图示的裸片104至107和126至128还可以包含任何外围装置，诸如北桥和南桥功能、输入/输出控制器、网络接口等等。处理系统100还可以包含未在图1中图示的各种其它组件，诸如至显示组件、存储装置、输入装置(例如，鼠标或键盘)等等的一个或多个外部接口。
[0014]在一些实施方案中，垂直裸片堆叠110包括堆叠的存储器装置，其中堆叠裸片111至113实施存储器电路，诸如DRAM、SRAM、ROM等等，且裸片107实施用于访问堆叠裸片111至113的存储器电路的硬接线逻辑以及下文所描述的路由逻辑。可以使用各种3D集成电路制造工艺的任何一种来制造垂直裸片堆叠110。在一种方法中，裸片107和111至113各被实施为单独衬底(例如，块状硅)，其中有效装置和一个或多个金属路由层形成于有效表面处。这个方法可以包含晶圆上晶圆工艺，借此包括裸片矩阵的晶圆被制造和变薄且TSV蚀刻通过块状硅。接着多个晶圆被堆叠以实现所图示的层配置(例如，包括用于三个存储器层的存储器电路裸片的四个晶圆和包括用于逻辑层的逻辑裸片的一个晶圆的堆叠)、被对准且接着经由热压结合。所得堆叠晶圆组被单件化以使个别3D IC装置分离。
[0015]在裸片上裸片的工艺中，实施各个对应层的晶圆首先被单件化且接着裸片被单独堆叠和结合以制造3D IC装置。在晶圆上裸片的方法中，用于一个或多个层的晶圆被单件化以产生用于一个或多个层的裸片且接着这些裸片被对准且接合至另一晶圆的对应裸片区域，接着所述晶圆被单件化以制造个别3D IC装置。在单独晶圆上制造裸片107和126至128的一个益处是不同于用于制造存储器裸片(裸片111至113)的制造工艺的制造工艺可以用于制造逻辑层(裸片107)。因此，提供改善的性能和较低功耗的制造工艺可以用于制造裸片107 (且因此为路由逻辑127提供较快速和较低功率的接口逻辑和电路)，然而提供改善的单元密度和改善的泄漏控制的制造工艺可以用于制造存储器层(裸片126至128)(且因此为堆叠存储器提供更密集、较低泄漏的位单元)。
[0016]在另一方法中，使用单片3D制造工艺制造层107和111至113，借此使用单个衬底且使用层转移工艺(诸如离子切割工艺)而将各个裸片层形成于前面裸片层上。还可以使用技术组合制造堆叠存储器装置。例如，可以使用单片3D技术制造逻辑层(裸片107)，使用裸片上裸片或晶圆上晶圆技术制造存储器层(裸片111至113)，或反之亦然，且接着所得逻辑层堆叠和存储器层堆叠可以接合在一起且接着接合至内插板衬底。
[0017]在操作期间，使用由内插板102的一个或多个金属层形成的迹线、通孔和其它互连件传导水平堆叠裸片104至107之间的裸片间通信。在常规系统中，需要由两个裸片之间的内插板102中的互连件形成的点对点链路以用于两个裸片彼此通信。如上所述，这个方法导致以下一者或两者以完成路由:内插板中过多数量的金属层或过长互连件。为了减少或消除此类问题，在一些实施方案中，处理系统100实施由以下组成的多跳网络101:路由器分区，其由一个或多个水平堆叠裸片104至107处的路由逻辑形成；和链路分区，其由连接水平堆叠裸片104至107的内插板102的装置间互连件和连接垂直堆叠裸片107和111至113的裸片间互连件形成。路由器分区包括裸片的逻辑和其它电路，其用于作出路由决策以经由形成链路分区的裸片间互连件和裸片内互连件在一跳或多跳上路由数据包。链路分区包含将一个裸片的传输/接收电路耦接至另一裸片的传输/接收电路的导体(“裸片间互连件”)。这些裸片间互连件可以包含内插板102上的电导体(诸如垫、引脚、引脚接口、金属层、电镀穿孔和通孔)或垂直堆叠裸片之间的TSV。此类裸片间互连件还可以包含光导体或电导体和光导体两者的组合。链路分区可以还包含耦接相同裸片上的传输/接收电路组的导体(“裸片内互连件”)，此类导体包含(例如)迹线、通孔、穿孔、垫、焊料凸块等等。
[001