标号说明如下:
[0017]10、无结CMOS结构；20、无结NMOS结构；30、顶层硅；40、埋氧层；50、硅衬底；60、浅沟槽隔离。
【具体实施方式】
[0018]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的【具体实施方式】加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
[0019]本发明中示例性实施例的其它示例可以具有不同的值。应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。如本领域所公知，{100}晶面族包括(100)晶面、(010)晶面、(001)晶面，{110}晶面族包括(110)晶面、(101)晶面、(011)晶面、(1-10)晶面、(10-1)晶面、(01-1)晶面；{111}晶面族则包括(111)晶面、(-111)晶面，(1-11)晶面，(11-1)晶面。
[0020]上述及其它技术特征和有益效果，将结合实施例及附图1对本发明的混合晶向无结CMOS结构进行详细说明。
[0021]如图1所示，本发明提供了一种混合晶向无结CMOS结构，无结CMOS结构包括无结NMOS结构10以及无结PMOS结构20，本发明还包括顶层硅30通过埋氧层40设置在硅衬底50上而构成的硅片，顶层硅30材质为(100)晶面单晶硅，硅衬底50材质为(110)晶面单晶硅，无结NMOS结构10设在(100)晶面的顶层硅30上，无结PMOS结构20设在(110)晶面的硅衬底50上。
[0022]具体的，本实施例中，无结NMOS结构10和无结PMOS结构20通过浅沟槽隔离60隔开。
[0023]同时，硅衬底50为P型硅衬底，且硅衬底50为N型掺杂；所述硅片为利用混合晶向衬底技术制备的混合晶向硅片。
[0024]由于(110)晶面在〈110〉晶向上的空穴迀移率要比(100)晶面在〈110〉晶向上的高2到3倍，可有效提高MOS器件的性能，而混合晶向技术(HOT，Hybrid CrystalOrientat1n Technology)就是针对NMOS和PMOS采用不同晶面的衬底，以增大载流子迀移率，从而改善CMOS性能。
[0025]利用混合晶向衬底(Simbond)技术制备的高质量全局化混合晶向(S0I，Silicon-On-1nsulator)娃片，有设置在上的(100)晶面的顶层娃和设置在下的(110)晶面的硅衬底构成，埋氧层隔离顶层硅和硅衬底。
[0026]由于在同样的晶向材料为衬底的PMOS结构和NMOS结构，PMOS结构的空穴迀移率只有NMOS结构的电子迀移率的一半左右，所以在CMOS集成电路中，为了提高电路工作速度，既高频的效果，往往需要增大CMOS沟道宽度，尤其是PMOS的宽度，但以设计提高速度为目标就会降低电路的集成密度，增大器件的寄生电容；而(110)晶面在〈110〉晶向上的空穴迀移率要比(100)晶面在〈110〉晶向上的高2到3倍，可有效提高MOS器件的性能，而本发明就是利用这种特性，使无结NMOS结构对应电子迀移率最高的(100)晶面的顶层硅，无结PMOS结构对应空穴迀移率最高的(110)晶面的硅衬底，以增大空穴迀移率，从而使PMOS结构和NMOS结构中的载流子迀移率达到相对的平衡，以改善CMOS性能。
[0027]综上所述，本发明提供的混合晶向无结CMOS结构，通过将无结NMOS结构10设在(100)晶面的顶层硅30上，无结PMOS结构20设在(110)晶面的硅衬底50上，使无结NMOS结构10对应电子迀移率最高的(100)晶面的顶层硅30，无结PMOS结构20对应空穴迀移率最高的(110)晶面的硅衬底50，从而提高无结NMOS结构的电子迀移率以及无结PMOS结构的空穴迀移率，进而提高无结CMOS结构的芯片的集成度、速度和性能。
[0028]上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
【主权项】
1.一种混合晶向无结CMOS结构，所述无结CMOS结构包括无结NMOS结构以及无结PMOS结构，其特征在于，还包括顶层硅通过埋氧层设置在硅衬底上而构成的硅片，所述顶层硅材质为(100)晶面单晶硅，所述硅衬底材质为(110)晶面单晶硅，所述无结NMOS结构设在(100)晶面的顶层硅上，所述无结PMOS结构设在(110)晶面的硅衬底上。2.根据权利要求1所述的混合晶向无结CMOS结构，其特征在于，所述无结NMOS结构和无结PMOS结构通过浅沟槽隔离隔开。3.根据权利要求1所述的混合晶向无结CMOS结构，其特征在于，所述硅衬底为P型硅衬底。4.根据权利要求3所述的混合晶向无结CMOS结构，其特征在于，所述硅衬底为N型掺杂O5.根据权利要求1?4任一所述的混合晶向无结CMOS结构，其特征在于，所述硅片为利用混合晶向衬底技术制备的混合晶向娃片。
【专利摘要】本发明公开了一种混合晶向无结CMOS结构，无结CMOS结构包括无结NMOS结构以及无结PMOS结构，还包括顶层硅通过埋氧层设置在硅衬底上而构成的硅片，顶层硅材质为(100)晶面单晶硅，硅衬底材质为(110)晶面单晶硅，无结NMOS结构设在(100)晶面的顶层硅上，无结PMOS结构设在(110)晶面的硅衬底上。本发明使无结NMOS结构对应电子迁移率最高的(100)晶面的顶层硅，无结PMOS结构对应空穴迁移率最高的(110)晶面的硅衬底，从而提高无结NMOS结构的电子迁移率以及无结PMOS结构的空穴迁移率。
【IPC分类】H01L27/092
【公开号】CN104952871
【申请号】CN201510276547
【发明人】顾经纶
【申请人】上海华力微电子有限公司
【公开日】2015年9月30日
【申请日】2015年5月27日