lecLstate为第一至第四信道的冲突状态，ptt表示第一至第四信道的收发 状态，led_clk为串行输入的时钟，led_din为串行输入的数据，led_le为串行数据的使能。 LED模块的串并转换功能与CD4094芯片转换功能类似，其中，时钟为2MHz，在时钟的下降沿 进行采样，存储8位数据，当8位数据接收完毕后，发送一个使能信号，将8位数据并行送给 LED模块的MAX6968芯片，其控制时序如图15所示。
[0052] 参阅图11所示，为了使整个系统具有实时性，保持同步，本发明采取使用一个 20MHz的晶振电路17作为FPGA模块16的主时钟。20MHz的晶振经过FPGA模块16内部的 IP Core中的PLL倍频、分频电路，得到LM3S6100所需要的5MHz的工作频率，以及25MHz的 以太网控制模块的工作频率，以及FPGA模块16内部各个模块所需要的其它工作频率。
[0053] 参阅图12所示，当有信道频率字发生变化时，控制模块10可以改变对应的滤波器 通道，并将其状态通过液晶显示器和LED灯显示出来。若出现冲突情况，会及时发布冲突警 告信息。参阅图13所示，FPGA模块16还包括频率字模块，频率字模块用于接收第一至第 四信道（1-4)的频率字，将频率字转换成对应频率，并得出对应的带通滤波器的射频通道。 以及频率字模块同时用于判断信道之间的冲突情况。
[0054] 本发明中的冲突情况为：当两部或者两部以上的信道在相同频段内同时发送信息 或者在相同频段内既有发送又有接收的情况下，会导致信道无法正常的发送和接收信息， 严重的情况会使信道接收大功率信号而损害。为了能准确的完成包括语音以及数据传输的 功能，控制模块10内还设有信道冲突机制。当信道之间处于频率碰撞时，对应的信道指示 灯会亮红灯告警，并可以通过液晶显示器或者PC机来查看哪些信道发生频率碰撞，碰撞的 频点是哪些，并且可以统计频率碰撞次数并转换成表格供客户参考。
[0055] 具体的，射频通道上设有PIN二极管开关，PIN二极管开关与FPGA模块16相连接。 射频通道的开关由PIN管开关控制，PIN二极管截止，其等效为lpF电容，阻止射频信号通 过，PIN二极管导通，导通电流约为100mA，导通阻抗为0. 5,射频信号经过PIN二极管进入 带通滤波器。
[0056] 参阅图6、7所示，FPGA模块16还通过第二芯片19与PIN二极管开关相连接。第 二芯片19的型号为⑶4094,为了节省FPGA模块16管脚的开销，同样利用了⑶4094芯片的 所存功能为射频交换模块提供控制信号，而此时仅用到FPGA模块16五个管脚。当射频交 换模块接收到滤波器的开关控制命令后，给对应的CD4094芯片写控制命令，控制滤波器的 开关。参阅图14所示，CD4094芯片的控制时序全部由FPGA模块16串行数据转换而来，其 中FPGA模块16的时钟频率为射频交换板时钟频率的8倍，根据CD4094芯片特性，FPGA模 块16内部供给⑶4094芯片的时钟频率为20MHz，FPGA模块16将串行送进来的8位数据进 行采样存储，每位数据在clock时钟的下降沿发送，当8位数据全部接收以后，发送一个时 能信号，将8位数据并行全部送到CD4094芯片的输入端。由于本发明设计的四合一天线合 路器涉及到多个滤波器，所以需要送给4个射频交换模块后板7和一个射频交换模块前板 6。每个交换板上有3片CD4094芯片，FPGA模块16内部发送CD4094芯片的实体radioban_ Ctrl声明如下：
[0057]
[0059] 其中，radflt_in为多波段滤波器的开关命令，ctlstr是CD4094芯片的使能输入 端，ctldata_f?和ctldata_b分别是射频交换模块前板6和射频交换模块后板7的⑶4094 芯片的数据输入端，ctlclk_f?和ctlclk_b分别是射频交换模块前板6和射频交换模块后 板7的⑶4094芯片的时钟输入端。
[0060] 参阅图3所示，本发明的四合一天线合路器电源由24V直流稳压电源供电，电源模 块12提供的电压分别为5V、200V、-3. 3V、3. 3V、2. 5V、1. 2V。其中200V、-3. 3V、5V为射频系 统所需的电压。在24V转12V的电源模块12中，电源管理芯片采用了型号为LT3757的芯 片，该芯片具有宽输入范围DC/DC控制器，能够产生正或负的稳定输出电压。LT3757在2. 9V 至40V的输入电压范围内工作，实现高达96 %的效率，具有从100kHz至1MHz的可编程固定 或可同步的工作频率，本发明中，FPGA模块向其提供500kHz的固定时钟。LT3757用内部调 节的7. 2V电源驱动外部N沟道M0SFET。可编程软启动允许控制输出电压接通时间，具有迟 滞的可编程输入欠压闭锁以及输出过压和过流保护。在12V转5V、200V、-3. 3V的电源模块 中电源管理芯片分别采用了型号为LT3757、LT3580和TPS5430的芯片，LT3757芯片将12V 电压转成200V电压，LT3580芯片是将12V转成-3. 3V。参阅图4所示，LT3580芯片的原理 和LT3757芯片原理相似。TPS5430的作用是将12V电压转换成5V供给数字系统使用。
[0061] 参阅图18所示，本发明的滤波器频段的选取以及滤波器设计的性能好坏直接影 响到整个合路器的状态。本发明的滤波器设计主要是以带通滤波器为主，采用并联结构的 RLC电路。
[0062] 综上所述，本发明的优点在于：
[0063] 1)、天线合路器减少了天线数量，从而降低了天线之间的互调干扰。
[0064] 2)、在多合路的情况下比多个信道使用多个天线通信距离有显著提高。通信质量 也有明显改善。
[0065] 3)、信道之间可以实时的进行通信。保证通信时间的精确，信息转换速率快，传输 速度快。天线合路系统可实现4个VHF或3个VHF -个UHF的信道通信，具有较高实时处 理能力，运行稳定，达到了各项指标的要求。
[0066] 4)、对于信道同时上报的信息可以进行冲突检测，防止合路器某一个信道处于长 时间的等待状态，并可以及时发现信道的工作状态是否正常，节省了大量的时间。
[0067] 5)、本发明采取的带通滤波器设计较之前的设计的天线合路器采取的腔体滤波器 节省了相当可观的体积，质量也显著减少，增加其灵活机动能力。
[0068] 6)、友好方便的使用用户界面，可以使操作人员快速、准确、灵活的掌握使用方法。
[0069] 7)、由于本发明使用的是四合一天线合路系统，可以方便升级，根据客户需求设计 出二合一或者三合一的天线合路器。
[0070] 以上，仅为本发明的【具体实施方式】，但本发明的保护范围并不局限于此，任何不经 过创造性劳动想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护 范围应该以权利要求书所限定的保护范围为准。
【主权项】
1. 一种四合一天线合路系统，包括第一至第四信道（1-4)，其特征在于：还包括射频 系统和数字系统，所述射频系统包括滤波器组（5)、射频交换模块和综合与互调处理模块 (8)，所述射频交换模块包括射频交换模块前板（6)和射频交换模块后板（7)，所述滤波器 组（5)设置在所述射频交换模块前板（6)和射频交换模块后板（7)之间，所述第一至第四 信道（1-4)分别与所述射频交换模块后板（7)相连接，所述射频交换模块前板（6)经所述 综合与互调处理模块（8)与外部的天线（9)相连接，所述数字系统包括控制模块（10)，所述 控制模块（10)分别与所述第一至第四信道（1-4)、所述射频交换模块前板（6)和射频交换 模块后板（7)相连接，且用于根据所述第一至第四信道（1-4)提供的频率字来控制所述射 频交换模块对应的射频通道的打开或关闭，其中，所述滤波器组（5)由若干个带通滤波器 (11)组成。2. 如权利要求1所述的四合一天线合路系统，其特征在于：所述数字系统还包括电源 模块（12)、键盘显示模块（13)和LED灯模块（14)，所述控制模块（10)包括ARM模块（15) 和FPGA模块（16)，所述ARM模块（15)分别所述FPGA模块（16)和一外部的PC机（17)相 连接，所述FPGA模块（16)还分别与所述键盘显示模块（13)、LED灯模块（14)、第一至第四 信道（1-4)相连接。3. 如权利要求2所述的四合一天线合路系统，其特征在于：所述LED灯模块（14)包括 第一至第五LED双色指示灯，第五LED双色指示灯为电源指示灯，所述第一至第四LED双色 指示灯分别与所述第一至第四信道（1-4)相对应。4. 如权利要求2所述的四合一天线合路系统，其特征在于：所述FPGA模块（16)通过 一第一芯片（18)与所述第一至第五LED双色指示灯相连接。5. 如权利要求4所述的四合一天线合路系统，其特征在于：所述FPGA模块（16)还与 一 20MHz的晶振电路（17)相连接，所述晶振电路（17)用于作为所述FPGA模块（16)的主 时钟。6. 如权利要求4或5所述的四合一天线合路系统，其特征在于：所述FPGA模块（16)还 包括频率字模块，所述频率字模块用于接收所述第一至第四信道（1-4)的频率字，将频率 字转换成对应频率，并得出对应的带通滤波器的射频通道。7. 如权利要求6所述的四合一天线合路系统，其特征在于：所述射频通道上设有PIN 二极管开关，所述PIN二极管开关与所述FPGA模块（16)相连接。8. 如权利要求7所述的四合一天线合路系统，其特征在于：所述FPGA模块（16)还通 过第二芯片（19)与所述PIN二极管开关相连接。9. 如权利要求8所述的四合一天线合路系统，其特征在于：所述第一、第二芯片（18、 19)的型号分别为MAX6968和CD4094。10. 如权利要求2所述的四合一天线合路系统，其特征在于：所述电源模块（12)提供 的电压分别为 5V、200V、-3. 3V、3. 3V、2. 5V、1. 2V。11. 如权利要求10所述的四合一天线合路系统，其特征在于：所述ARM模块（15)和 FPGA模块（16)之间通讯协议为UART协议。12. 如权利要求1所述的四合一天线合路系统，其特征在于：所述控制模块（10)内还 设有信道冲突机制。
【专利摘要】本发明公开了一种四合一天线合路系统，包括第一至第四信道，其还包括射频系统和数字系统，所述射频系统包括滤波器组、射频交换模块和综合与互调处理模块，所述射频交换模块包括射频交换模块前板和射频交换模块后板，所述滤波器组设置在所述射频交换模块前板和射频交换模块后板之间，所述第一至第四信道分别与所述射频交换模块后板相连接，所述射频交换模块前板经所述综合与互调处理模块与外部的天线相连接，所述数字系统包括控制模块，所述控制模块分别与所述第一至第四信道、所述射频交换模块前板和射频交换模块后板相连接。本发明实现了多个信道同时工作在一路天线的要求，抗干扰能力强，可重复性好，节约时间和经济成本。
【IPC分类】H01P1/213
【公开号】CN104953217
【申请号】CN201510318846
【发明人】黄国清
【申请人】武汉嘉瑞科技有限公司
【公开日】2015年9月30日
【申请日】2015年6月11日