形成金属接触窗口的方法
【技术领域】
[0001]本发明涉及一种形成金属接触窗口的方法，并且更具体地，涉及一种形成金属接触窗口方法，其中金属接触窗口的宽度小于光刻限定窗口的最小特征尺寸。
【背景技术】
[0002]金属氧化物半导体(MOS)晶体管是一种已知的半导体器件，其能够实现为η沟道(NMOS)器件或P沟道(PMOS)器件。MOS晶体管具有由沟道隔开的间隔的源极区域和漏极区域，还具有位于沟道上方的栅极。栅极介电层将栅极与沟道隔离。金属栅极MOS晶体管是利用金属栅极和高介电常数(high-k)的栅极介电层的MOS晶体管类型。
[0003]金属栅极MOS晶体管连接到金属互连结构，该结构电气连接MOS晶体管以形成电气电路。金属互连结构包括金属迹线层和金属通孔，其中，隔离材料层将金属迹线层彼此电气隔离，而且金属通孔延伸穿过隔离材料层以电气连接相邻的金属迹线层。
[0004]金属互连结构还包括金属触点，其延伸穿过底部隔离材料层以形成到MOS晶体管的源极区域和漏极区域的电气连接。金属触点形成在金属接触窗口中，所述接触窗口延伸穿过底部隔离材料层以暴露源极区域和漏极区域。
[0005]常规地，通过在底部隔离层上形成图案化光刻胶层来制造金属接触窗口，其中底部隔离层接触并位于源极区域和漏极区域上方。一旦已经形成图案化光刻胶层，则刻蚀底部隔离层直到暴露源极区域和漏极区域。
[0006]所述刻蚀形成源极金属接触窗口和漏极金属接触窗口，源极金属接触窗口暴露源极区域，漏极金属接触窗口暴露漏极区域。随后，移除图案化光刻胶层。在此之后，在源极区域和漏极区域上形成硅化物渗层，接着形成金属触点，其位于源极金属接触窗口和漏极金属接触窗口中并接触源极硅化物渗层和漏极硅化物渗层以及底部隔离层。
[0007]因此，在常规方法中，源极金属接触窗口和漏极金属接触窗口的宽度由图案化光刻胶层中的窗口宽度确定。结果，源级金属接触窗口和漏极金属接触窗口的最小宽度由最小特征尺寸确定，其中最小特征尺寸能够利用充分的控制被光刻地印刷。
[0008]最小特征尺寸具有两个基本限制:能够投影到晶片上的最小图像和利用该图像的光刻胶的分辨能力。能够投影到晶片上的最小图像由成像光的波长和投影透镜的数值孔径确定。光刻胶的分辨能力部分由投影到晶片上的图像的形状确定。
[0009]例如，当长的平行线投影到晶片上时，与正方形或圆形投影到晶片上时相比，光刻胶具有沿着线的纵向边缘的更高的分辨能力。结果，与正方形或圆形窗口相比，长的平行线能够形成具有更小的最小特征尺寸。
[0010]为了提高晶片上形成的器件密度并由此减少费用，最小特征尺寸已经持续呈比例缩小，主要通过减小成像光的波长并提高数值孔径。然而，如果可以形成其宽度小于光刻限定的窗口的最小特征尺寸的金属接触窗口，那么能够进一步提高晶片上形成的器件的密度。因此，需要一种形成金属接触窗口方法，并且该窗口的宽度小于光刻限定的窗口的最小特征尺寸。
【发明内容】
[0011]本文提供一种形成半导体结构的方法，该半导体结构提高晶片上形成的器件的密度。该方法包括形成第一硬掩膜层，其接触并且位于隔离层上方。隔离层具有顶表面、接触并且位于源极结构和漏极结构上方。该方法还包括形成第二硬掩膜层，其接触并且位于第一硬掩膜层上方。第二硬掩膜层具有顶表面和底表面。该方法附加地包括形成第三硬掩膜层，其接触并且位于第二硬掩膜层上方。第三硬掩膜层具有顶表面。该方法进一步包括形成第四硬掩膜层，其接触并且位于第三硬掩膜层上方。第四硬掩膜层具有顶表面。另外，该方法包括刻蚀第四硬掩膜层以形成若干沟槽。每个沟槽暴露第三硬掩膜层的顶表面。
[0012]所提供的方法可选地包括形成第一硬掩膜层，其接触并且位于隔离层上方。隔离层具有顶表面、接触并且位于源极结构和漏极结构上方。该方法还包括形成第二硬掩膜层，其接触并且位于第一硬掩膜层上方。第二硬掩膜结构具有顶表面和底表面。另外，该方法包括形成第三硬掩膜层，其接触并且位于第二硬掩膜层上方。第三硬掩膜层具有顶表面。进一步地，该方法包括形成第四硬掩膜层，其接触并且位于第三硬掩膜层上方。第四硬掩膜层具有顶表面。该方法附加地包括形成第一图案化光刻胶层，其接触并且位于第四硬掩膜层上方。该方法进一步包括形成第二图案化光刻胶层，其接触并且位于第四硬掩膜层上方。第一图案化光刻胶层和第二图案化光刻胶层暴露第四硬掩膜层的顶表面上的若干未覆盖区域。
【附图说明】
[0013]图1A-1D到9A-9D是示出根据本发明的一种形成金属接触窗口的方法100的一个示例的示意图。图1A-9A是平面图。图1B-9B是沿着图1A-9A的线1B-1B到9B-9B所取的截面图。图1C-9C是沿着图1A-9A的线1C-1C到9C-9C所取的截面图。图1D-9D是沿着图1A-9A的线1D-1D到9D-9D所取的截面图。
【具体实施方式】
[0014]图1A-1D到9A-9D示出一种形成金属接触窗口的方法100的示例。
[0015]如图1A-1D所示，方法100利用常规形成的金属栅极MOS晶体管结构108。MOS晶体管结构108继而包括具有单晶硅衬底区域112的半导体主体110和接触衬底区域112的沟槽隔离结构114。
[0016]另外，半导体主体110包括每个都接触衬底区域112的源极120和漏极122。源极120和漏极122的每个具有的导电类型与衬底区域112的导电类型相反。源极120包括轻掺杂区域120L和重掺杂区域120H。类似地，漏极122包括轻掺杂区域122L和重掺杂区域122H。进一步，衬底区域112具有沟道区域124，其位于源极120和漏极122之间。
[0017]还如图1A-1D所示，MOS晶体管结构108包括接触并且位于沟道区域124上方的高介电常数栅极介电结构126，和接触栅极介电结构126并且位于沟道区域124上方的金属栅极130。另外，MOS晶体管结构108包括侧向围绕栅极130的侧壁间隔件(sidewallspacer) 132和接触侧壁间隔件132的底部隔离层138。底部隔离层138还接触并且位于源极区域120H和漏极区域122H上方。
[0018]进一步如图1A-1D所示，方法100通过形成第一硬掩膜层150开始，该第一硬掩膜层150接触并且位于底部隔离层138上方。第一硬掩膜层150能够利用例如氧氮化硅(S1N)层或碳氮化硅(SiCN)层实现。
[0019]在已经形成第一硬掩膜层150之后，形成第二硬掩膜层152以接触并且位于第一硬掩膜层150上方。第二硬掩膜层152 (基本比第一硬掩膜层150厚)能够利用例如无定形碳材料(例如，先进图膜(APF))的化学气相沉积(CVD)层实现。
[0020]在已经形成第二硬掩膜层152之后，形成第三硬掩膜层154以接触并且位于第二硬掩膜层152上方。第三硬掩膜层154能够利用例如氮化硅(SiN)层或氧氮化硅(S1N)层实现。
[0021]在已经形成第三硬掩膜层154之后，形成第四硬掩膜层156以接触并且位于第三硬掩膜层150上方。第四硬掩膜层156能够利用例如接触并且位于第三硬掩膜层154上方的氧化层和接触并且位于氧化层上方的氮化硅(SiN)层实现。第一硬掩膜层150比第三硬掩膜层154和第四硬掩膜层156的组合厚度更厚。
[0022]在已经形成第四硬掩膜层156之后，形成图案化光刻胶层，以形成为若干间隔的带160，其接触并且位于第四硬掩膜层156上方。图案化光刻胶层的带160以常规方式形成，所述方式包括沉积光刻胶层、投射光通过称为掩膜的图案化黑色/透明玻璃板以