具有轴向设计的半导体和栅极金属化的垂直纳米线晶体管的制作方法
【技术领域】
[0001]本发明的实施例总体上涉及微电子中采用的金属氧化物半导体场效应晶体管(MOSFET)，具体而言，涉及垂直取向的纳米线MOSFET。
【背景技术】
[0002]传统的MOS晶体管通常横向取向为具有由跨衬底顶部表面的一距离隔离的两个源极/漏极区。在所谓的“平面”和“非平面”晶体管中，诸如三栅极或具有“环绕式栅极”架构的纳米线晶体管，第一源极/漏极材料通常与第二源极/漏极材料相同，因为难以可控地相对于源极/漏极材料中的另一个选择性地制造源极/漏极材料中的一个，尤其是考虑到在它们之间的微小横向间距(例如，?30nm或更小)。因而，随着晶体管尺寸的不断缩小，实现具有高驱动电流和/或低泄漏电流的横向FET变得日益困难。
[0003]在垂直取向的MOS晶体管(S卩，垂直FET)中，第一源极/漏极设置在第二源极/漏极层上，栅极电极控制设置在第一源极/漏极与第二源极/漏极之间的沟道。典型的垂直FET具有基本上同质的晶体组分，该基本上同质的晶体组分仅具有掺杂剂种类变化并且例如通过将掺杂剂种类(例如，η型)注入到第一源极/漏极区中(基本上与对于横向取向器件所做的一样)来制造。随后通过注入的源极/漏极来图案化(例如，通过各向异性蚀刻)半导体的垂直柱，以便暴露下面的半导体，在该点执行第二注入以形成第二源极/漏极。最后，形成栅极叠置体。尽管这种垂直取向的晶体管可以在其中横向取向的MOS晶体管由于其它系统级约束(例如，在其中存在垂直取向的存储器结构的存储器器件中，存取晶体管也可以有利地进行垂直取向)而处于不利地位的器件中找到应用，但是传统的垂直晶体管针对驱动电流和/或泄漏电流等方面与平面器件相比优势很小。
【附图说明】
[0004]在附图的图中示例性地而非限制性地示出了本发明的实施例，其中:
[0005]图1是根据实施例的垂直纳米线晶体管的等距示例；
[0006]图2Α是根据实施例的具有轴向差异的源极和漏极半导体的垂直纳米线晶体管的横截面视图；
[0007]图2Β是示出了根据实施例的将具有一个有效电子质量的晶体管与具有两个有效电子质量的晶体管相比较的仿真的曲线图；
[0008]图2C和2D是根据实施例的具有应变半导体沟道的垂直纳米线晶体管的横截面视图；
[0009]图2Ε是根据实施例的具有增强速度注入层的垂直纳米线晶体管的横截面视图；
[0010]图2F是根据实施例的具有应变半导体沟道和增强速度注入层的垂直纳米线晶体管的横截面视图；
[0011]图2G是根据实施例的具有晶闸管型有源层叠置体的垂直纳米线晶体管的横截面视图；
[0012]图3A是根据实施例的具有轴向设计的栅极电极功函数的垂直纳米线晶体管的横截面视图；
[0013]图3B是根据本发明的实施例的单功函数栅极电极与轴向设计的双功函数栅极电极的能带图的比较；
[0014]图3C是根据本发明的实施例的比较具有单功函数栅极电极与轴向设计的双功函数栅极电极的晶体管的驱动电流和泄漏电流的曲线图；
[0015]图3D是根据实施例的具有轴向设计的沟道半导体和轴向设计的栅极电极的垂直纳米线晶体管的横截面视图；
[0016]图4A、4B、4C和4D是根据实施例的描绘了在垂直纳米线晶体管的制造中执行的某些操作的横截面视图；
[0017]图5A、5B、5C和是根据实施例的描绘了在垂直纳米线晶体管的制造中执行的某些操作的横截面视图；
[0018]图6是根据本发明的实施例的采用垂直取向的晶体管的移动计算平台的功能框图；以及
[0019]图7示出了根据一个实施例的计算设备的功能框图。
【具体实施方式】
[0020]在以下说明中，阐述了许多细节。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节的情况下得以实施。在一些实例中，以框图形式而非详细地示出公知的方法和器件，以免使得本发明模糊不清。遍及本说明书对“实施例”或“在一个实施例中”的提及意指结合实施例描述的特定特征、结构、功能或特性包括在本发明的至少一个实施例中。因而，遍及本说明书不同位置的出现的短语“在实施例中”未必指代本发明的相同实施例。此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以与第二实施例在两个实施例结构上或功能上不相互排斥的任何地方相结合。
[0021]本文可以使用术语“耦合”和“连接”以及其派生词来描述部件之间的结构关系。应理解，这些术语并非旨在作为彼此的同义词。相反，在特定实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理接触或电气接触。“耦合”可以用于指示两个或更多个元件彼此直接或者间接地(在它们之间具有其它居间元件)物理接触或电气接触，和/或两个或更多个元件彼此协作或彼此交互(例如，作为因果关系)。
[0022]如本文使用的术语“在……之上”、“在……下”、“在……之间”和“在……上”指代一个部件或材料层相对于其它部件或层的相对位置，其中，这种物理关系在组装件的环境下或者在微机械叠置体的材料层的环境下对于机械部件是显著的。设置在另一个层(部件)之上或之下的一层(部件)可以与另一个层(部件)直接接触，或者可以具有一个或多个居间层(部件)。而且，设置在两个层(部件)之间的一个层(部件)可以与所述两个层(部件)直接接触，或者可以具有一个或多个居间层(部件)。相反，在第二层(部件)上面的第一层(部件)与该第二层(部件)直接接触。
[0023]本文所述的垂直纳米线晶体管的实施例采用沿晶体管的纵向长度的半导体和/或栅极电极组分差异化。换句话说，与纳米线晶体管中电流流动的轴向方向平行，源极、漏极和沟道半导体或栅极电极中至少一个的组分是变化的。如本文采用的“组分”仅指代本征中性半导体晶格原子，并且排除非本征的施主或受主元素。在某些这种实施例中，轴向设计的晶体管实现了比常规的基本上同质组分的类似尺寸的垂直纳米线晶体管更高的“导通状态”(驱动)电流和/或更低的“截止状态”(泄漏)电流。通常，本文所述的纳米线晶体管的垂直取向用于实施在与源极-漏极电流流动平行的(即，与栅极长度Lg平行的)晶体管的第一和第二源极/漏极区之间的组分改变。这种实施例利用了由外延和特定沉积工艺(例如，原子层沉积)提供的原子层控制。尽管这种工艺先前已经用于横向FET的制造中，但借助这种工艺得到的任何组分改变典型地会垂直于电流流动的方向(即，垂直于Lg)。如本文进一步描述的，通过轴向设计纳米线MOSFET可能增强多个器件性能。
[0024]图1是可以根据本发明的实施例制造的示范性垂直纳米线晶体管100的等距示例，所述示范性垂直纳米线晶体管100具有沿纵轴A的长度(图1中以虚线表示)的组分变化。对于垂直纳米线晶体管100，半导体纳米线相对于衬底105是垂直取向的，以使得跨越源极/漏极区的纵向长度L沿着z维度(垂直于衬底105的顶部表面的平面)，并且横向纳米线宽度W(例如，5-50nm)与纳米线占用的衬底105的面积相对应。垂直晶体管100包括在晶体管的功能区中的一个或多个功能区中沿纵向长度L的一个或多个半导体材料，所述晶体管的功能区包括设置在漏极区140与源极区130之间的沟道区135。在此配置中，晶体管100的源极设置在衬底105上。然而，替换地，可以将晶体管100倒置为具有“漏极向下”取向。在垂直形式中，晶体管100具有临界尺寸，诸如由材料层厚度限定的沟道长度或Lg(例如，15nm)，材料厚度可以由例如外延生长或原子层沉积(ALD)工艺来很好地控制(例如为Inm)。而且，外延层厚度不受横向器件中典型的电阻率表面散射顾虑的进一步约束。
[0025]通常，衬底105是晶体半导体(例如，基本上单晶体)，其中一个实施例是IV族材料(例如S1、Ge、SiGe、SiC)，以及另一个实施例是II1-V族材料(例如，InAlAs、AlGaAs等)。在实施例中，衬底105的顶部表面是(110)晶体表面，在此情况下，晶体管沟道取向是〈110〉。在另一个实施例中，衬底105的顶部表面是(100)晶体表面，在此情况下，晶体管沟道取向是〈100〉。取决于实施例，衬底105可以包括一个或多个缓冲层和/或过渡层，其中，晶体管100设置在非硅顶部表面上。缓冲层可以是本领域中已知的任何变质系统，以适应在通常是硅的下层处理衬底与非硅半导