。对于本领域技术人员而言，当参照附图来阅读下面的详细描述时，这些步骤或元件 将变得显而易见。
【附图说明】
[0023] 图1为整合的极紫外线（EUV)掩模生产系统。
[0024]图2为依据本发明的实施方式的EUV掩模坯料。
[0025] 图3为EUV掩模。
[0026] 图4为用于制作具有超少缺陷的EUV掩模坯料的方法。
[0027]图5为用于制作具有超少缺陷的EUV掩模坯料的替代方法。
[0028] 图6为用于EUV光刻系统的光学元件组（opticaltrain)。
[0029] 图7为EUV光刻系统。
【具体实施方式】
[0030] 足够详细地描述了以下实施方式，以使本领域技术人员能够制作和使用本发明。 应当理解的是，根据本公开，其他的实施方式会是明显的，而且在不背离本发明的范围的情 况下可做出系统、工艺或机械上的变化。
[0031] 在以下描述中，给出了许多具体细节，以提供对本发明的彻底理解。然而，将显而 易见的是，在没有这些具体细节的情况下可实践本发明。为了避免使本发明模糊，并未详细 公开一些众所周知的电路、系统配置及工艺步骤。
[0032]图示了系统实施方式的附图是半示意性的，不是按照比例的，尤其，在附图中，一 些尺寸是为了呈现的清晰，而且是被显示为放大的。同样地，虽然为了便于说明，附图中的 视图通常显示出类似的取向，但附图中对于大部分的描绘是任意的。一般来说，本发明可以 任何取向来进行操作。
[0033] 当多个实施方式被公开和描述为具有一些共同的特征时，为了理解、描述及说明 的清楚和简便，将使用类似的附图标记来描述类似的和相像的特征。
[0034] 为说明目的，本文所使用的术语"水平面"被定义为平行于掩模坯料的表面或平面 的平面，与取向无关。术语"垂直面"指的是垂直于如刚才所定义的水平面的方向。诸如"上 方"、"下方"、"底部"、"顶部"、"侧"（如在"侧壁"中）、"较高"、"较低"、"上部"、"之上"及 "之下"之类的术语相对于水平平面而被定义，如附图中所示。术语"在…上"表示在元件之 间存在直接接触。
[0035] 本文所使用的术语"处理"包括如在形成所述结构中所需的材料或光刻胶的沉积、 材料或光刻胶的图案化、曝光、显影、蚀刻、清洁和/或去除。
[0036] 本发明的实施方式通过CVD、PVD、ALD及流动式CVD来将各种已建立的技术用于 沉积硅、氧化硅及具有相容的热膨胀系数的相关膜，以填充凹坑并掩埋缺陷。一旦被沉积， 膜表面可以是足够光滑和平坦的，以用于进一步的多层堆叠物沉积，或者之后可以使用各 种已建立的光滑化或抛光技术来进一步使膜表面光滑，这些技术包括CMP、退火或离子束抛 光。
[0037] 现在参照图1，其中图示了整合的极紫外（EUV)掩模生产系统100。整合的EUV掩 模生产系统100包括掩模坯料装载和载器传送系统102,掩模坯料104被载入掩模坯料装载 和载器传送系统102中。气锁室（airlock) 106提供到晶片传送真空腔室108的进出。在 图示的实施方式中，晶片传送真空腔室108包括两个真空腔室，第一真空腔室110和第二真 空腔室112。在第一真空腔室110中的是第一晶片传送系统114,而在第二真空腔室112中 的是第二晶片传送系统116。
[0038] 晶片传送真空腔室108具有多个围绕该晶片传送真空腔室108周边的端口，用于 附接各种其他系统。第一真空腔室110具有除气系统118、第一物理气相沉积系统120、第 二物理气相沉积系统122及预清洁系统124。
[0039] 第二真空腔室112具有连接至该第二真空腔室112的第一多阴极源126、流动式化 学气相沉积（FCVD)系统128、固化系统130及第二多阴极源132。
[0040] 第一晶片传送系统114能够在连续真空中通过狭缝阀在气锁室106与围绕第一真 空腔室110周边的各个系统之间移动诸如晶片134之类的晶片。第二晶片传送系统116能 够围绕第二真空腔室112移动诸如晶片136之类的晶片，同时将晶片保持在连续真空中。
[0041] 已经发现，整合的EUV掩模生产系统100提供了用于制造EUV掩模坯料的理想环 境。
[0042] 现在参照图2,其中图示了依据本发明的实施方式的EUV掩模坯料200。EUV掩模 坯料200具有玻璃、硅或其他超低热膨胀材料的超低热膨胀基板202。这些超低热膨胀材料 包括恪融娃石（fusedsilica)、恪融石英（fusedquartz)、氟化妈、碳化娃、氧化娃-氧化 钛合金或其他具有在这些材料的范围内的热膨胀系数的材料。
[0043] 超低膨胀基板202的顶表面具有瑕疵203,这些瑕疵203诸如是由使用研磨剂的化 学机械抛光（CMP)所造成的颗粒、凹坑及凸起。在这样的工艺中所留下的刮痕有时被称为 "凹坑"和/或"刮痕-擦伤"痕迹，而且这些刮痕的深度和宽度取决于用以抛光EUV掩模坯 料200的研磨剂中的颗粒的大小。
[0044] 已经发现，在EUV掩模坯料200中的凹坑和刮痕瑕疵（通常被称为凹坑）能够通 过借助平坦化层204的沉积而被填充来消除。平坦化层204或可流动的膜能够通过借助 CVD、PVD或类似工艺而沉积丨〇〇A至10000A的厚度范围内的硅、氧化硅或相关的膜、或 沉积可流动的CVD膜来形成。
[0045] 已经发现，膜的沉积填充了基板表面中的表面瑕疵，并使这些表面瑕疵变平整，这 些缺陷诸如是具有1:6至30:1的深宽比（aspectratio)并深达32nm和宽达220nm的凹 坑，这些凹坑将引起问题。
[0046] 而且，已经发现，其他诸如超低膨胀基板202上的颗粒、凸块和其他缺陷之类的表 面瑕疵可被平坦化，以消除这些表面缺陷可能引起的任何问题。平坦化层204能使凸块变 平整或完全包封从IOnm到300nm的颗粒。
[0047] 已经发现，平坦化层204能够提供该平坦化层204的足够用于EUV应用的平的顶 表面或光滑顶表面205,该平的顶表面或光滑顶表面205比平坦化层204下有瑕疵203的表 面具有更高的平坦度。
[0048] 在可流动CVD膜的情况下，对于EUV掩模坯料200来说，可能不需要进一步的处理 来在超低膨胀基板202上实现可接受地光滑的平表面。对于硅、氧化硅或相关的膜来说，沉 积后的光滑化可能是需要的。此光滑化可借助多种抛光方法来进行，这些抛光方法包括但 不限于CMP、化学抛光、离子束抛光或退火。如果需要进一步进行光滑化，那么这些光滑化技 术也可被应用到可流动CVD膜。
[0049] 已经发现，在本发明中平坦化层204的光滑顶表面205上的光滑度（smoothness) 可低于〇. 5nm(纳米）RMS。
[0050] 因此，平坦化层204可被用于填充基板或下层中的缺陷和/或凹坑、覆盖基板或下 层的顶部上的颗粒、或使已被平坦化的下层或基板光滑。
[0051] 多层堆叠物206形成于平坦化层204之上，以形成布拉格反射器。由于光学器件 (optics)的透射性质及用于EUV的照射波长，所以使用了反射型光学器件，并且多层堆叠 物206可由交替的诸如钼和硅之类的高-Z和低-Z材料层来制成，这些材料形成反射器。
[0052] 覆盖层208形成在多