半导体晶圆的评价方法
【技术领域】
[0001]本发明涉及一种半导体晶圆的评价方法，尤其涉及一种基于接合漏电流测量所实施的半导体晶圆的评价方法。
【背景技术】
[0002]伴随内存、CO) (Charge-coupled Device，电荷親合组件)等固态摄像组件等半导体装置的微细化、高性能化，对作为材料的硅晶圆也要求高质量化，并开发与此对应的各种硅晶圆，以提升制品的制品成品率。特别是，推测对制品特性直接造成影响的晶圆表层部的结晶性尤其重要，作为其改善对策，开发出以下技术:1)在包含惰性气体或氢的气氛中进行高温处理；2)通过改善提拉条件来减少内生(Grown-1n)缺陷；3)开发磊晶成长晶圆等。
[0003]使用氧化膜耐压(gate oxide integrity，G0I)评价，作为现有的娃晶圆表面质量的电气特性评价法。该电气特性评价法是先通过热氧化在硅晶圆表面上形成闸极氧化膜，并在该闸极氧化膜上形成电极，由此对绝缘体即硅氧化膜施加电应力，通过该绝缘程度来评价硅晶圆表面质量。即，若原本的硅晶圆表面存在缺陷或金属杂质等，则由于热氧化将其摄入硅氧化膜、或者形成与表面形状对应的氧化膜，成为不均匀的绝缘体，从而绝缘性下降。氧化膜耐压在实际器件(device)中，是MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金氧半场效晶体管)的闸极氧化膜可靠性，为改善氧化膜耐压进行了各种晶圆开发。然而，即便GOI (氧化膜耐压)没有问题，器件成品率也有可能下降，尤其是近年来，伴随器件的高集积化，这种情况变多。
[0004]特别是在固态摄像组件中，在考虑例如降低暗电流来提升灵敏度的情况下，降低由晶圆引起的接合漏电流来使暗电流下降，从而最终有助于提升组件特性。尤其是在金属污染为原因的情况下，伴随近年来的组件高性能化，微量金属污染逐渐产生影响。另一方面，现状为:在化学分析中，通过高灵敏度化的搭配来检测各种金属，但对于掌握化学分析中所检测到的金属元素中，哪一种金属会最大幅度地对实际的组件、接合漏电(接合漏泄，junct1n leakage)造成影响非常困难。
[0005]作为特定这种对接合漏电造成影响的污染金属的方法，也可如专利文献I所示，根据接合漏电流的温度依赖(temperature dependence)特性，来特定污染金属。
[0006]现有技术文献
[0007]专利文献
[0008]专利文献1:日本专利公开2013-008869号公报
【发明内容】
[0009](一 )要解决的技术问题
[0010]然而，发明人进行研究，结果发现存在以下问题:在专利文献I所示的方法中，需要测量多个温度中的接合漏电流，不但测量耗时，而且也有根据污染元素的不同而形成多个能级的情况，检测要求相当高的精度。
[0011]本发明是鉴于上述问题点而完成的，其目的在于提供一种半导体晶圆的评价方法，其可对高质量晶圆的接合漏电流特性高精度地进行评价，并简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因，而该高质量晶圆是使用于例如CCD、CMOS (Complementary Metal-Oxide-Semiconductor，互补式金氧半导体)传感器等固态摄像组件这类会由于晶圆的质量而影响成品率的制品中。
[0012](二)技术方案
[0013]为了达成上述目的，本发明提供一种半导体晶圆的评价方法，是通过接合漏电流来评价半导体晶圆的方法，其特征在于，包含以下步骤:准备已知污染元素及污染量的基准晶圆的步骤；在所述基准晶圆上形成多个包含Pn接合的单元的步骤；测量所述基准晶圆的所述多个单元的接合漏电流，获取所述基准晶圆的所述接合漏电流的分布的步骤；进行所述基准晶圆的所述接合漏电流的分布与污染元素的对应的步骤；在被测晶圆上形成多个包含Pn接合的单元的步骤；测量所述被测晶圆的所述多个单元的接合漏电流，获取所述被测晶圆的接合漏电流的分布的步骤；基于所述对应而得的对应关系，特定所述被测晶圆的污染元素的步骤。
[0014]这样，利用已知污染元素及污染量的基准晶圆，预先进行接合漏电流的分布与污染元素的对应关联，并根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于上述对应而得的对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，且可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
[0015]这里，被测晶圆的污染量优选为，其表面浓度为lX107atomS/Cm2以上且未达到3 X 108atoms/cm2的范围。
[0016]这样，若被测晶圆的污染量，其表面浓度为I X 107atoms/cm2以上且未达到3X 10satoms/cm2的范围内，则可确实地特定污染元素。
[0017]另外，优选地，基准晶圆的接合漏电流的分布与污染元素的对应关系，是将基准晶圆的接合漏电流分布的峰值与污染元素作对应关联来进行。
[0018]这样，通过将基准晶圆的接合漏电流分布的峰值与污染元素作对应，可确实地特定污染元素。
[0019]进而，优选地，将基准晶圆的接合漏电流分布的峰值与污染元素的对应关系预先储存于数据库中，在特定被测晶圆的污染元素时，基于已储存于数据库中的对应关系来特定污染元素。
[0020]这样，在特定被测晶圆的污染元素时，基于已储存于数据库中的对应关系来特定污染元素，由此可更有效地特定污染元素。
[0021](三)有益效果
[0022]如上所述，依据本发明，根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于利用基准晶圆预先获得的接合漏电流的分布与污染元素的对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，并可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
【附图说明】
[0023]图1是表示本发明的半导体晶圆的评价方法的一例的流程。
[0024]图2是用于说明接合漏电流的分布的峰值由于污染元素而发生变化的概念图。
[0025]图3a是表示实验例I的接合漏电流的分布的图。
[0026]图3b是表示实验例I的接合漏电流的另一分布的图。
[0027]图4是表示实验例2的接合漏电流的分布的图。
[0028]图5是表示实验例3的接合漏电流的分布的图。
[0029]图6是表示实验例4的接合漏电流的分布的图。
【具体实施方式】
[0030]下面，作为实施方式的一例，一边参照附图一边详细地说明本发明，但本发明并非限定于该实施方式。
[0031]如上所述，作为特定会对接合漏电造成影响的污染金属的方法，也可根据接合漏电流的温度依赖特性来特定污染金属，但在该方法中，存在以下问题而有改善的余地:需要测量多个温度中的接合漏电流，不但测量耗时，而且也有根据污染元素的不同而形成多个能级的情况，检测要求相当高的精度。
[0032]因此，本发明的发明人等努力反复研究半导体晶圆的评价方法，该半导体晶圆的评价方法可高精度地评价高质量晶圆的接合漏电流特性，并简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
[0033]其结果研究出以下的技术而完成本发明，即利用已知污染元素和污染量的基准晶圆，预先取得接合漏电流的分布与污染元素的对应关系，并根据测量被测晶圆的接合漏电流所获得的接合漏电流的分布，基于上述对应关系来特定污染元素，由此可高精度地评价高质量晶圆的接合漏电流特性，且可简化金属元素的特定，该金属元素成为起因于金属污染而导致漏电的原因。
[0034]一边参照图1，一边说明本发明的半导体晶圆的评价方法。
[0035]图1是表示本发明的半导体晶圆的评价方法的一例的流程。
[0036]首先，准备已知污染元素、污染量的基准晶圆(参照图1的步骤Sll)。
[0037]具体而言，例如，在处于规定污染程度的磊晶成长用反应器(以下称为反应器)中，使硅磊晶成长在硅晶圆上，并进行该磊晶晶圆的表面的化学分析，以获得磊晶晶圆的污染元素、污染量。该化学分析可通过以氟硝酸液滴来蚀刻晶圆表面，然后回收此氟硝酸液滴并以IPC-MS(感应耦合电浆质量质谱仪)加以分析来进行。
[0038]在与上述相同的反应器中，使娃嘉晶成长在娃晶圆上而获得嘉晶晶圆。将该嘉晶晶圆作为已知污染元素、污染量的基准晶圆。
[0039]此处，上述矽磊晶成长，例如能以使矽磊晶层成为电阻率为10 Ω.cm的P型的方式，一边掺硼一边进行。
[0040]接着，在基准晶圆上形成包含pn接合的单元(参照图1的步骤S12)。
[0041]具体而言，例如，通过1000°C、90分钟的高热氧化(湿式氧化)，在图1的步骤Sll中所准备的基准晶圆的表面上，形成200nm厚度的硅氧化膜。
[0042]然后，在晶圆上涂布抗蚀剂(resist)，并通过微影在抗蚀膜上形成图案。此外，抗蚀膜可使用负型抗蚀剂(光照射的部位发生固化的抗蚀剂)。通过氢氟酸缓冲溶液，对附有形成了此图案的抗蚀膜的晶圆，蚀刻该晶圆中的无抗蚀膜的区域的硅氧化膜。
[0043]接着，利用硫酸-过氧化氢混合液来移除抗蚀膜，实施RCA清洗。
[0044]在该晶圆上，将硅氧化膜作为掩膜(mask)，将硼按照加速电压55keV、剂量2X1012atoms/cm2来离子注入，然后在1000°C的氮气氛下进行恢复退火，形成深的p型层。
[0045]接着，在该晶圆上涂布含磷玻璃，将硅氧化膜作为掩膜使磷自晶圆表面扩散，由此形成浅的η型层。
[0046]如上所述般，可形成pn接合。
[0047]此外，通过上述微影，形成多个未以抗蚀膜覆盖的区域，由此可形成多个包含pn接合的单元。
[0048]接着，测量基准晶圆的多处的接合漏电流，获取接合漏电流的分布(参照图1的步骤 S13)ο
[0049]具体而言，例如，形成η型区域电极，该η型区域电极电性连接于基准晶圆的包含pn接合的单元的η型区域，且形成P型区域电极，该P型区域电极电性连接于基准晶圆的包含pn接合的单元的P型区域，并以对pn接合部施加反向偏压的方式，向η型区域电极和ρ型区域电极供应电位，来测量接合漏电流。
[0050]此时，优选地，取得500处以上的资料，并取得漏电流的分布。
[0051]当缺陷密度较小时，为了检测晶圆上的不良部位，需要多次测量。由于具体的测量数取决于半导体晶圆，因此优选根据所要求的半导体晶圆，适当地设定最佳数。
[0052]接着，将基准晶圆的接合漏电流的分布与污染元素作对应(参照图1的步骤S14)。
[0053]