用于边缘关键尺寸均匀性控制的工艺套件的制作方法
【专利说明】
[0001] 本公开的背景
技术领域
[0002] 本文的实施例大致上涉及在等离子体处理期间控制沿基板边缘的关键尺度(criticaldimension)的均勾性。更具体而言，这些实施例涉及可调谐环形工艺套件及所 述可调谐环形工艺套件的使用的方法。
【背景技术】
[0003] 在等离子体处理腔室中执行各种半导体制造工艺，诸如，等离子体辅助蚀刻、物 理气相沉积和化学气相沉积，在等离子体处理腔室中，半导体工作件在处理期间与盖环 (coverring)啮合。例如，在配置成用于蚀刻工作件的等离子体处理腔室中，半导体基板被 安装在所述处理腔室内的基板支撑底座上。基板支撑底座包含金属电极，射频（RF)偏压可 施加于所述金属电极。等离子体从提供至处理腔室的工艺气体的混合物中形成。处理腔室 内的压力由栗来维持，所述栗还将副产物从所述腔室中移除。电源耦合至在基板支撑底座 内部的电极，以便在电极上产生相对于等离子体的负偏压。偏压从等离子体中吸引离子以 轰击工作件，从而促进所需的制造工艺。因为电极是经负偏置的，因此基板支撑底座通常被 称作阴极。
[0004] 阴极通常由盖和衬垫（liner)环绕以保护所述阴极免受由于离子轰击导致的损 害。例如，可利用衬垫来环绕阴极的诸侧壁，同时利用盖环来覆盖阴极的上表面。基板被定 位在盖环内，同时被支撑在底座上。来自腔室中形成的等离子体气体的离子经阴极偏置以 对准基板。然而，在蚀刻期间，来自等离子体的离子具有自然的散布角，所述自然的散布角 易于攻击形成在基板中的特征的诸侧壁。此外，在盖环中的偏置与基板导致跨所述基板的 表面的离子的非均匀性不同。
[0005] 随着用于形成半导体器件的结构的几何形状限制被推动为技术限制，在小型关键 尺度结构的制造中对于精确的工艺控制的需求已变得越来越重要。关键尺度（诸如，互连、 穿孔、沟槽、触点、器件、栅极和其他特征以及设置在上述各者之间的电介质材料的宽度或 间距）对应地被减小。然而，等离子体气体的非均匀性导致不良的处理结果，在等离子体气 体接触所述环的、靠近基板的边缘之处尤其如此。
[0006] -些器件配置要求深特征蚀刻以形成所需的结构。由于在腔室内的离子的不均匀 的分布，与具有高深宽比的特征的深特征蚀刻相关联的挑战是控制通过具有不同的特征密 度的多个层所形成的特征的蚀刻速率以及几乎垂直的侧壁的形成。由于蚀刻工艺期间跨基 板表面的等离子体的不均匀性导致的不良的工艺控制可能造成不规则的结构轮廓和接线 边缘粗糙度，进而导致所形成结构的不良的接线完整性和不精确的关键尺度。在蚀刻期间 形成的蚀刻副产物的不规则的轮廓和生长可能逐渐地阻挡用于制造结构的开口，进而导致 被蚀刻的结构的弓起的、扭曲的、倾覆的或扭转的轮廓。
[0007] 因此，随着特征几何结构向更高的深宽比进展，维持高效且精确的蚀刻速率以在 基板上进行控制不会使上层的蚀刻不足（under-etching)或是过度蚀刻（over-etching) 到下层中（特别是跨基板的不同区域）已变得越来越困难。未能在基板上形成所设计的特 征或图案可能造成不期望的缺陷，且不利地影响后续的工艺步骤，最终使最终的集成电路 结构的性能降级或无法实现最终的集成电路结构的性能。
[0008] 新兴的3DNAND架构涉及交替的电介质层的叠层，所述架构增强了对于蚀刻系统 施加的需求。蚀刻系统必须能够使跨高达80:1的深宽比的整个基板的轮廓控制精确。由 于关键尺度（CD)收缩并且制造者将更多器件组装在单个基板上，因此需要用于蚀刻适用 于下一代半导体器件的高深宽比特征的改进的方法和设备。
【发明内容】
[0009] 本发明的实施例提供可调谐环组件、具有可调谐环组件的等离子体处理腔室以 及用于调谐等离子体工艺的方法。在一个实施例中，可调谐环组件包含：外陶瓷环，所述 外陶瓷环具有被暴露的顶表面和底表面；以及内硅环，所述内硅环经配置以与外陶瓷环 配合以限定重叠区域，内硅环具有内表面、顶表面以及形成在内表面与顶表面之间的槽 口（notch)，内表面限定环组件的内径，槽口的尺寸被设置为接受基板的边缘，内硅环的顶 表面的外侧部（outerportion)经配置以在重叠区域中接触外陶瓷环的底表面的内侧部 (innerportion)，并且位于外陶瓷环的底表面的内侧部下方。
[0010] 在另一个实施例中，提供等离子体处理腔室。等离子体处理腔室包含设置在腔室 体中的基板支撑底座。基板支撑底座且具有设置在所述基板支撑底座中的阴极电极。环组 件设置在基板支撑件上。环组件包含内硅环，所述内硅环经配置以与外陶瓷环配合来限定 重叠区域。外陶瓷环具有被暴露的顶表面和底表面。内硅环具有内表面、顶表面以及形成在 内表面与顶表面之间的槽口。内表面限定环组件的内径。槽口的尺寸被设置为接受基板的 边缘。内硅环的顶表面的外侧部经配置以在重叠区域中接触外陶瓷环的底表面的内侧部， 并且位于外陶瓷环的底表面的内侧部下方，使得重叠设置在阴极电极上方。
[0011] 在又一个实施例中，提供用于利用环组件来调谐蚀刻速率的方法。所述方法包含 以下步骤：蚀刻由环组件围绕的第一基板，所述环组件具有陶瓷外环和硅内环，陶瓷外环与 硅内环配合以限定重叠区域；替换陶瓷外环和硅内环中的至少一者以改变重叠区域；以及 在具有被改变的重叠区域的环组件存在的情况下，蚀刻第二基板。
【附图说明】
[0012] 因此，为了实现并能够更详细地理解以上陈述的本文中的诸实施例的特征的方 式，可通过参照实施例来获得上文中简要概述的本发明的更特定的描述，在所附附图中示 出这些实施例中的一些。
[0013] 图1描绘根据实施例的、具有可调谐环组件的等离子体处理腔室。
[0014] 图2描绘图1中所描绘的可调谐环组件的、示出内环和外环的的部分截面视图。
[0015] 图3示出内环与外环的重叠部分。
[0016] 图4示出描绘了环组件的各种配置的蚀刻速率的图形。
[0017] 为了促进对实施例的理解，在可能的情况下，已使用完全相同的附图标记来指定 各附图所共有的完全相同的元件。构想了 一个实施例的元件和特征可有益地并入其他实施 例中而无需进一步的陈述。
[0018] 然而，应当注意，附图仅示出本发明的示例性实施例，并且因此不应被视为限制本 发明的范围，因为本发明可承认其他同等有效的实施例。
【具体实施方式】
[0019] 本发明的实施例提供可调谐环组件，所述可调谐环组件允许经历等离子体处理而 使跨基板表面的等离子体离子的横向均匀性受控制。通过修改沿基板边缘的离子的混合物 和浓度，可调谐环组件允许对沿基板边缘的关键尺度的控制。有益的是，可调谐环组件允许 在层叠式电路或三维集成电路（3D1C)中的高深宽比（HAR)特征的蚀刻，同时维持对特征 的关键尺度的控制。
[0020] 新颖的可调谐环组件在外侧边缘处提供被暴露的顶石英表面，并且在内侧边缘处 提供被暴露的顶表面。内侧边缘处的硅表面经配置以在蚀刻工艺期间在等离子体处理腔室 中的基板下方部分地延伸。石英表面部分地覆在硅表面上方。重叠的量可经调整或调谐以 控制沿基板边缘邻近硅表面的的蚀刻。环组件的石英表面可与硅表面重叠的百分比范围从 约0%至约100%，以便基本上控制在基板中以及围绕基板边缘的等离子体离子的流动。
[0021] 图1示出具有可调谐环组件130的示例性处理腔室100。示例性处理腔室100 配置为蚀刻处理腔室，且适用于将一个或更多个材料层从基板上去除。可适于从本发明 获益的工艺腔室的一个示例是可从位于加利福尼亚州圣克拉拉市的应用材料公司获得的 AppliedCENTURA：?Avatar?Etch处理腔室。构想了其他工艺腔室（包含来自其他制 造商的那些工艺腔室）可适于实践本发明的实施例。
[0022] 处理腔室100包含腔室体105,所述腔室体由腔室盖组件110围绕，并且在所述腔 室体105中限定处理腔室容积152。腔室体105具有侧壁112和底部118以及耦合至所述 腔室体105的接地屏蔽组件126。侧壁112具有衬垫115,用以保护侧壁112并且延长处理 腔室100的诸个维护周期之间的时间。腔室体105和处理腔室100的相关部件的尺度并不 受限，并且一般成比例地大于待处理的基板120的尺寸（size)。基板尺寸的示例包含，具有 150mm直径、200mm直径、300mm直径和450mm直径的基板120,等等。
[0023] 腔室体105可由铝材或其他适合的材料制造。基板存取端口 113穿过腔室体105 的侧壁112而形成，从而便于基板120进入或离开处理腔室100的传送。存取端口 11