一种半导体器件及其制造方法、电子装置的制造方法
【技术领域】
[0001]本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子
目-Ο
【背景技术】
[0002]对于半导体器件中的逻辑电路而言，铜金属互连层的层数达到数层乃至十数层。如图1(a)所示，在形成有前端器件的半导体衬底100上形成有自下而上层叠的第一蚀刻停止层101和第一层间介电层102，在第一层间介电层102中形成有与所述前端器件连通的第一铜金属互连结构Ml ;在第一层间介电层102上形成有自下而上层叠的第二蚀刻停止层201和第二层间介电层202，在第二层间介电层202中形成有与第一铜金属互连结构Ml连通的第二铜金属互连结构M2 ;在第二层间介电层202上形成有自下而上层叠的第三蚀刻停止层301和第三层间介电层302，在第三层间介电层302中形成有与第二铜金属互连结构M2连通的第三铜金属互连结构M3 ;在第三层间介电层302上形成有自下而上层叠的第四蚀刻停止层401和第四层间介电层402，在第四层间介电层402中形成有与第三铜金属互连结构M3连通的第四铜金属互连结构M4 ;在第四层间介电层402上形成有自下而上层叠的第五蚀刻停止层501和第五层间介电层502，在第五层间介电层502中形成有与第四铜金属互连结构M4连通的第五铜金属互连结构M5。
[0003]每形成一层层间介电层之后，均需要实施紫外辐照，以降低层间介电层的介电常数。在对上层层间介电层实施紫外辐照的过程中，下层层间介电层发生收缩现象，加之形成于下层层间介电层中的下层铜金属互连结构所固有的应力效应，在上下两层层间介电层的界面处103会发生层离，进而造成器件的失效。
[0004]因此，需要提出一种方法，以解决上述问题。
【发明内容】
[0005]针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括:(a)提供半导体衬底；(b)在所述半导体衬底上依次形成第一蚀刻停止层和第一层间介电层，在所述第一层间介电层中形成第一铜金属互连结构；(c)依次形成第二蚀刻停止层和第二层间介电层，并在所述第二层间介电层中形成与所述第一铜金属互连结构电连接的第二铜金属互连结构以及用于遮挡来自后续工序的紫外光以避免对所述第一层间介电层的照射的伪铜金属层。
[0006]在一个示例中，重复步骤(b) - (c)，直至形成由多个自下而上层叠且连通的所述第一铜金属互连结构和所述第二铜金属互连结构构成的层叠结构组成的多层铜金属互连结构。
[0007]在一个示例中，分别形成所述第一层间介电层、所述第二层间介电层之后，均采用紫外辐照所述形成的层间介电层，以进一步降低介电常数。
[0008]在一个示例中，所述第二铜金属互连结构与所述伪铜金属层彼此隔离。
[0009]在一个示例中，所述第二铜金属互连结构与所述伪铜金属层电连接。
[0010]在一个示例中，在形成所述第二铜金属互连结构的工序中同时形成所述伪铜金属层。
[0011]在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。
[0012]在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。
[0013]根据本发明，可以有效增强所述多层铜金属互连结构的机械强度，避免各层界面位置发生层离。
【附图说明】
[0014]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0015]附图中:
[0016]图1为在多层铜金属互连结构中发生层离的示意图；
[0017]图2为根据本发明示例性实施例一的方法形成的多层铜金属互连结构的示意性剖面图。
【具体实施方式】
[0018]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0019]为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的半导体器件及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0020]应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[0021][示例性实施例一]
[0022]参照图2，其中示出了根据本发明示例性实施例一的方法形成的多层铜金属互连结构的示意性剖面图。
[0023]在形成有前端器件的半导体衬底1000上形成有自下而上层叠的第一蚀刻停止层1001和第一层间介电层1002，所述前端器件是指实施半导体器件的后段制造工艺(BE0L)之前形成的器件，在第一层间介电层1002中形成有与所述前端器件连通的第一铜金属互连结构N1 ;在第一层间介电层1002上形成有自下而上层叠的第二蚀刻停止层2001和第二层间介电层2002，在第二层间介电层2002中形成有与第一铜金属互连结构N1连通的第二铜金属互连结构(图中未予示出)，在第二层间介电层2002中还形成有与所述第二铜金属互连结构彼此隔离或电连接的用于遮挡来自后续工序的紫外光以避免对第一层间介电层1002的照射的第一伪铜金属层L1 ;在第二层间介电层2002上形成有自下而上层叠的第三蚀刻停止层3001和第三层间介电层3002，在第三层间介电层3002中形成有与所述第二铜金属互连结构连通的第三铜金属互连结构N3 ;在第三层间介电层3002上形成有自下而上层叠的第四蚀刻停止层4001和第四层间介电层4002，在第四层间介电层4002中形成有与第三铜金属互连结构N3连通的第四铜金属互连结构(图中未予示出)，在第四层间介电层4002中还形成有与所述第四铜金属互连结构彼此隔离或电连接的用于遮挡来自后续工序的紫外光以避免对第三层间介电层3002的照射的第二伪铜金属层L2 ;在第四层间介电层4002上形成有自下而上层叠的第五蚀刻停止层5001和第五层间介电层5002，在第五层间介电层5002中形成有与所述第四铜金属互连结构连通的第五铜金属互连结构N5。以此类推，可以在形成有前端器件的半导体衬底1000上形成具有上述结构特征的多层铜金属互连结构。
[0024]上述多层铜金属互连结构中的铜金属互连结构和伪铜金属层的形成方法类似，位于同一层间介电层中的铜金属互连结构和伪铜金属层可以在同一工序中形成。下面仅以形成于半导体衬底1000上的第一铜金属互连结构N1为例进行说明。
[0025]首先，提供半导体衬底1000，采用化学气相沉积工艺在半导体衬底1000上依次形成第一蚀刻停止层1001和第一层间介电层1002。
[0026]在半导体衬底1000上形成有前端器件，为了简化，图例中未予示出。所述前端器件是指实施半导体器件的后段制造工艺之前形成的器件，在此并不对前端器件的具体结构进行限定。所述前端器件包括栅极结构，